基于SOPC適用于不同規格LCOS的控制器設計

圖３　引腳信號的時(shí)序關(guān)系２。

３．２　參數確定

在設計通用分辨率的LCOS控制器之前，先要確定某些參數。這些參數包括LCOS的分辨率ｍ×ｎ，LCOS的灰度級２ｕ（一般情況下LCOS的灰度為２５６），LCOS顯示器的刷新頻率ａ Ｈｚ，信號CP的頻率ｂ?。停龋?。這些參數由上位機通過(guò)串口發(fā)送到NIOSⅡ處理器中。根據這些參數，由NIOSⅡ計算得到如下關(guān)系：每一幀的周期為 103/a(ms)；每一行的周期為106a-1　n-1(us);將一行顯示數據寫(xiě)入寄存器的時(shí)間為ｍ／ｂ （μｓ）；每一行的空時(shí)間[106a-1n-1]-[m/b]uｓ），這一項應當不小于０。依據計算后的數據和圖２、圖３所示的信號關(guān)系，使用定時(shí)器和脈寬調制器（ＰＷＭ）生成LCOS的邏輯控制信號。同樣在NIOSⅡ中還要完成SRAM 內存的設計，內存的實(shí)現是依靠FPGA 中的邏輯門(mén)陣列來(lái)實(shí)現的。設計所遵循的原則是SRAM 的容量能至少裝下完整的２幀數據，即２ｍ×ｎ×２u，一幀數據存儲區用于當前顯示，另一幀數據存儲區同時(shí)接收下一幀要顯示的數據，這樣的策略雖然耗費了大量的邏輯門(mén)數量，卻可以使低速的存儲器和高速的LCOS顯示器相匹配，同時(shí)更好地發(fā)揮USB的速度優(yōu)勢。

４　實(shí)例設計

在實(shí)際應用中，以256×256分辨率、２５６灰度級的LCOS為例來(lái)設計LCOS控制器。

首先根據已有的LCOS計算各種參數。對于256×256的LCOS，其刷新頻率為２００Ｈｚ，時(shí)鐘信號ＣＬＫＢ的頻率為２０ＭＨｚ。因此，每一幀的周期為５ｍｓ，每一行的周期為１９．５３μｓ（相當于３９１個(gè)ＣＬＫＢ時(shí)鐘周期時(shí)間），將一行顯示數據寫(xiě)入寄存器的時(shí)間為１２．８μｓ（相當于２５６個(gè)ＣＬＫＢ時(shí)鐘周期時(shí)間），每一行的空時(shí)間為６．７３μｓ（相當于１３５個(gè)ＣＬＫＢ時(shí)鐘周期時(shí)間）。如果設計時(shí)發(fā)現每一行的空時(shí)間小于０，則要提高時(shí)鐘信號ＣＬＫＢ的頻率。

接下來(lái)是設計SRAM 存儲器，SRAM 容量的設計原則是能裝下完整的２幀數據，即２×256×256×２５６就能裝下完整的２幀數據，但為了便于CPＵ還可以完成其他計算的需要，內存的設計要比２幀數據大一些，這里?。硯瑪祿萘?，同時(shí)設定固定的區域為顯示緩沖區。

將USB的數據輸入緩沖區同樣設在該顯示緩沖區域，這樣通過(guò)USB端口輸入的待顯示數據直接存儲在顯示緩沖區域。

然后是將外部的LCOS顯示器的數據輸入端口作為NIOSⅡ處理器的Ｉ／Ｏ 映射地址，通過(guò)DMA處理，使NIOSⅡ內存的顯示緩沖區以DMA的方式通過(guò)ＡＨＢ總線(xiàn)與LCOS顯示器的數據輸入端口直接輸入。使用DMA和總線(xiàn)的好處是既簡(jiǎn)便快速，傳輸又很穩定。

在ＱｕａｒｔｕｓⅡ６．０環(huán)境下對NIOSⅡ控制器進(jìn)行功能仿真測試，仿真的波形如圖４所示。該控制器的時(shí)序信號符合設計要求。完成功能仿真后，經(jīng)過(guò)綜合生成門(mén)級網(wǎng)表，下載到ALTERA公司Ｃｙｃｌｏｎｅ系列ＥＰ１Ｃ６Ｑ２４０Ｃ８器件中。

NIOSⅡ控制器的功能仿真波形

圖４　NIOSⅡ控制器的功能仿真波形。

５　結　　論

利用SOPC和USB設計了一種LCOS通用控制器。通常LCOS的價(jià)格較高且不能通用，利用本文的方法可以最大限度地降低材料成本和設計成本，并且可以根據應用的需要，通過(guò)發(fā)送不同的參數適應于不同的LCOS顯示器。由于采用軟核處理器，系統的穩定性稍差一些，并且PDIUSBD12的速度僅為１２ＭＢ／ｓ。為了提高系統的穩定性，可以使用ＡＲＭ９ 處理器；為了發(fā)揮USB２．０ 的全速４８０ ＭＢ／ｓ，可以使用新一代ＣＨ３７５USB控制器。這樣就可以使LCOS通用控制器擁有更優(yōu)秀的性能。