基于A(yíng)DF4117的電荷泵型鎖相環(huán)設計
加入技術(shù)交流群
2 三階無(wú)源環(huán)路濾波器的設計
鎖相環(huán)中的環(huán)路濾波器可分為無(wú)源環(huán)路濾波器和有源環(huán)路濾波器。由于有源環(huán)路濾波器中的運放等有源器件的噪聲進(jìn)入環(huán)路可能使相位噪聲惡化，所以，只要滿(mǎn)足電平要求，一般應盡量選擇無(wú)源環(huán)路濾波器。使用有源環(huán)路濾波器也有諸多好處，但從相位噪聲及簡(jiǎn)化設計的角度考慮，一般都采用無(wú)源環(huán)路濾波器。
一種典型的無(wú)源環(huán)路濾波器的結構如圖3所示。該電路中的C1用于防止電荷泵輸出過(guò)載和VCO進(jìn)入飽和；R2與C2串聯(lián)支路可將電荷泵輸出的電流轉換為VCO的控制電壓。三階無(wú)源環(huán)路濾波器在二階的基礎上增加一個(gè)極點(diǎn)，即在R2，C2后級和VCO之前，增加了R3、C3環(huán)節，從而形成如圖3(b)所示的無(wú)源環(huán)路濾波器。為了使系統穩定，新增的極點(diǎn)應大于5倍環(huán)路帶寬，同時(shí)，為了能有效抑制雜散，該極點(diǎn)又必須小于參考頻率點(diǎn)。本文引用地址：http://dyxdggzs.com/article/162242.htm
本文中，鎖相環(huán)設計的輸出頻率為480MHz；10kHz頻偏的相位噪聲優(yōu)于-90dBc／Hz；雜散優(yōu)于-65dBc，輸出功率為3dBm+1dBm。
根據要求，本設計所選擇的方案如圖4所示。該方案圍繞ADI公司的PLL芯片ADF4117來(lái)設計三階無(wú)源環(huán)路濾波器。壓控振蕩器(VCO)選用Z-
COMM公司的V495ME04，該器件的輸出范圍從430～530MHz，相位噪聲在10kHz頻偏時(shí)的典型值為-111dBc／Hz；參考晶振選用性能穩定的TCXO，
輸出頻率為10MHz，10kHz頻偏的相位噪聲優(yōu)于-145dBc／Hz；壓控振蕩器(VCO)的輸出可調節到后級電路，后級電路依次為隔離放大器、低通
濾波器及π型衰減器。其中隔離放大器起隔離前后級及功率放大的作用，低通濾波器抑制諧波，π型衰減器結合隔離放大器可用于調節輸出功率。
選擇參考頻率為10MHz，置芯片內部參考分頻R=10，即鑒相頻率為1MHz，若選擇環(huán)路帶寬為2kHz，則鎖相環(huán)輸出頻率為480MHz，N=240。查閱芯片資料可得KVCO=24MHz／V，再通過(guò)編程設置ADF4117內部電荷泵的輸出電流Ip=1mA，則Kφ=1mA／2π。選取相位裕度為45°，再代入上述公式中，其計算得到的值再經(jīng)過(guò)微調可得：R2=1．8kΩ，R3=3kΩ，C1=22nF，C2=100nF，C3=100pF。
評論