處理大范圍信號變化的廉價(jià)包絡(luò )線(xiàn)跟蹤器

當信號的占空比或振幅發(fā)生變化，或當它的平均電平不可預測地在某個(gè)特定直流電范圍內變化時(shí)，把頻帶有限的 NRZ（非歸零）數據轉換到一種適合于微處理器和其它數字系統的數字格式，會(huì )產(chǎn)生一些問(wèn)題。利用交流電耦合把信號傳輸到某個(gè)固定的基準比較器，會(huì )產(chǎn)生糟糕的結果，這是因為占空比的變化導致平均信號電平的變化，后者導致輸出信號時(shí)序的抖動(dòng)或失真。

包絡(luò )線(xiàn)跟蹤器以二極管和 RC 網(wǎng)絡(luò )為基礎，在輸入信號的偏移之間產(chǎn)生電壓（參考文獻 1）。比較器利用中點(diǎn)電壓作為基準來(lái)產(chǎn)生數字輸出信號，它如實(shí)地復制了原始信號的時(shí)序信息?；诙O管的電路雖然對較大信號非常有效，但對那些與二極管正向電壓降相比較小的輸入，或者當輸入的平均電平朝電路的兩個(gè)電源電壓軌中的任何一個(gè)漂移時(shí)，這種電路會(huì )引入誤差甚至完全失效。

圖1 中的單電源電路不需要二極管，就能重建一個(gè)頻帶有限的 NRZ 數據流，它的占空比變化范圍是從低于 5% 到超過(guò) 95%，振幅變化范圍是從低于100 mV到電源電壓5V 等等。而且，該電路容忍在兩個(gè)電源線(xiàn)之間變化的平均信號電平。該電路包含三路模擬開(kāi)關(guān)IC₁、雙比較器IC₂ 以及幾個(gè)無(wú)源元件。

該電路對輸入信號的高電平和低電平 V_U 和 V_L 采樣，并在電容器 C₃ 和 C₄ 上產(chǎn)生相應的直流電平 V_UC 和 V_LC，由此起到自時(shí)鐘包絡(luò )線(xiàn)跟蹤器功能。C₃和C₄ 之間的兩個(gè)等值電阻器 R₄ 和 R₅ 產(chǎn)生第三個(gè)電壓 V_MID，它等于輸入信號的中級電壓 V_M。電容器 C₂ 平滑并過(guò)濾 V_MID，后者充當輸出比較器 IC_2B 的基準電位。R₂、R₃ 和 C₁ 提供時(shí)間上的滯后作用，從而即使對較小的輸入也能確保 V_OUT 的干凈開(kāi)關(guān)。

為了了解電路的工作，假設 C₄、C₂ 和 C₃ 都放電，即 V_LC、V_MID 和 V_UC 都為 0V。由于輸入信號 V_IN 大于 V_MID 以及在 IC_2A 的反相輸入端的電位，因此兩個(gè)比較器的輸出都變高，并導致三個(gè)模擬開(kāi)關(guān)處于圖 1 中的位置?，F在，假設 V_IN 處于正峰值振幅 V_U。電容器 C₃ 現在通過(guò) R₁ 和三個(gè)開(kāi)關(guān)的接通電阻充電。只要 C₃ 不是太大，V_UC 就會(huì )迅速達到約等于 V_U 的值。

當 V_IN 降至低于 V_UC 時(shí)，比較器 IC_2A 的輸出變低，迫使模擬開(kāi)關(guān) IC_1C 改變狀態(tài)，并把 C₃ 從 V_IN 斷開(kāi)。忽略比較器輸入偏置電流并假設開(kāi)關(guān)泄漏電流可忽略不計，則 C₃ 現在只通過(guò) R₄ 放電。如果 R₄ 足夠大，則較慢的放電速率允許 V_UC 仍然約等于 V_U。

在 C₃ 的充電間隔期間，C₂ 也通過(guò) R₄ 充電。根據 C₂ 和 R₄ 的值以及輸入信號的正向脈沖的持續時(shí)間，電壓 V_MID 也許會(huì )超過(guò)輸入信號的低電平 V_L。如果 V_MID 超過(guò) V_L，則比較器 IC_2B 在 V_IN 接近 V_L 時(shí)切斷，并且在 V_OUT 產(chǎn)生的低電平導致 IC_1A 和 IC_1B 改變狀態(tài)。電容器 C₄ 現在通過(guò) R₁ 和各開(kāi)關(guān)的導通電阻連接到 V_IN，并且迅速充電使 V_LC 約等于 V_L 的電平。

根據元件值和輸入信號的時(shí)序參數，在電路的電壓電平穩定在各自的靜態(tài)值（在此，V_UC≈V_U，V_LC≈V_L，V_MID≈V_M）之前，也許會(huì )過(guò)去幾個(gè)周期。但是，精心挑選的元件確保了電路迅速達到平衡。如要確保比較器在V_IN降至低于V_U或升至高于V_L時(shí)正確切斷，就要求R₁在V_IN 和IC_2A的反相輸入端之間提供至少100Ω ~ 1 kΩ 阻抗。更高的值會(huì )導致C₄和C₃充電緩慢。在許多設計中，IC_1B和IC_1C的組合導通電阻也許允許省略R₁。

IC_1B、IC_1C 和 IC_2A 的存在確保了 C₃ 在 V_IN 接近或等于 V_U 時(shí)能充電，并且 C₄ 只在 V_IN 接近或等于 V_L 時(shí)才能充電。如果沒(méi)有 IC_1B、IC_1C 和 IC_2A，即 V_IN 直接連到 R₁，C₃ 就會(huì )在 V_IN 位于 V_U 和 V_M 之間的下坡放電，并因此拉低 V_UC。與此類(lèi)似，C₄ 將繼續在 V_IN 位于 V_L 和 V_M之間的上坡充電，并因此拉高 V_LC。雖然 V_MID 也許約等于 V_M，但這種最小程度的配置的性能較差，特別是對于小信號以及在極端的占空比時(shí)。

圖1中的元件為5 kHz~50 kHz 的輸入頻率產(chǎn)生了良好結果。低于5 kHz 的頻率也許需要較大的電容器值，高于50 kHz的頻率也許需要降低各電容器值并選擇具有最短響應時(shí)間的比較器。借助適當選擇的元件，電路在達到或超過(guò)128 kbps時(shí)性能很好。

R₅、R₄、C₂ 的值以及（在較低程度上）各模擬開(kāi)關(guān)的導通電阻和 R₁、C₄ 和 C₃ 決定了電路對輸入信號振幅或平均電平突然變化的響應時(shí)間。如果使 C₂ 約為 C₄ 和 C₃ 的十分之一，就能確保迅速的響應時(shí)間，但太小的值會(huì )在 V_MID 上產(chǎn)生過(guò)多的紋波和噪聲。為了實(shí)現可靠工作，應使用等值的 100 kΩ ~ 1 MΩ精密公差電阻器作為 R₄ 和 R₅。如果使用高值電阻器作為 R₄ 和 R₅，就應選擇具有低輸入偏置電流的比較器作為 IC₂。為了檢測那些也許會(huì )接近正電源、0V或同時(shí)接近二者的信號，應確保 IC₂ 提供滿(mǎn)擺幅輸入能力。用低阻抗陶瓷電容器為每個(gè) IC 的電源旁路。

請注意：如果沒(méi)有輸入信號（即向 V_IN 施加直流電平時(shí)），V_OUT 也許會(huì )包含隨機脈沖，它們是由噪聲以及各比較器保持 V_MID 等于 V_IN 的平均直流電平的嘗試導致的。為了消除這些脈沖，應撤消 C₁ 以便用“正常的”滯后作用代替時(shí)間滯后作用，但應確保 R₂ 和 R₃ 設置的滯后電平與最小輸入信號振幅相比不會(huì )過(guò)大。

圖2顯示了電路對占空比約為 5%、振幅為75mV的帶寬有限輸入信號的響應。水平跡線(xiàn)V_MID整齊地把波形一分為二。底部跡線(xiàn)顯示了位于V_OUT的重建信號。在圖3中，電路處理了約為200 mV p-p的電感耦合收發(fā)器（上部跡線(xiàn)）的實(shí)際輸出。同樣，下方的跡線(xiàn)顯示了位于V_OUT的重建信號。