高速圖像處理系統中DDR2-SDRAM接口的設計
加入技術(shù)交流群
1．1．5 Read指令
讀指令是用來(lái)對DDR2內存進(jìn)行讀操作，并對突發(fā)讀進(jìn)行初始化。其中BA0和BA1給出bank地址，A0～A1給出起始列地址。突發(fā)讀結束后，激活的行在預充之前繼續保持有效，直到該行被預充電。從列選擇到數據輸出的延遲為CAS延遲(CL)，整個(gè)讀延遲等于A(yíng)L+CL。讀操作時(shí)由內存給出一個(gè)與數據同步的數據濾波信號DQS，它的邊沿與讀取的數據邊沿對齊。
1．1．6 Write指令
Write指令用來(lái)控制DDR2內存進(jìn)行寫(xiě)操作，并給出burst寫(xiě)的起始地址。其中BA0和BA1給出bank地址，A0～A1給出起始列地址。整個(gè)寫(xiě)延遲為讀延遲減去一個(gè)時(shí)鐘周期，即寫(xiě)延遲等于A(yíng)L+CL-1。寫(xiě)操作時(shí)，控制器同樣給出一個(gè)與數據同步的數據濾波信號DQS，它的邊沿與寫(xiě)數據的中間對齊。
1．1．7 Idle指令
用來(lái)使DDR2內存處于空閑無(wú)操作狀態(tài)。
1．2 DDR2-SDRAM控制器的設計
本文中的DDR2 SDRAM控制器是采用VHDL硬件描述語(yǔ)言設計的，主要由4部分組成：用戶(hù)界面模塊(User Interface)、基礎模塊(infrast-ructure)、物理層模塊(Physical layer)和存儲控制模塊(Controller)。DDR2-SDRAM控制器的設計原理框圖如圖1所示。本文引用地址：http://dyxdggzs.com/article/161777.htm
時(shí)鐘生成模塊用來(lái)產(chǎn)生控制器中所有模塊的時(shí)鐘信號。外部用戶(hù)時(shí)鐘通過(guò)數字時(shí)鐘管理器(DCM)進(jìn)行處理后，輸出0度和90度的時(shí)鐘。同時(shí)該包括了一個(gè)延遲校準模塊，是用來(lái)校準讀數據(DQ)對讀數據選通脈沖(DQS)的延遲，以便DQS的邊沿能正確對齊DQ有效窗口的中間位置。
用戶(hù)接口模塊主要包括讀／寫(xiě)數據和地址三類(lèi)FIFO，用來(lái)接收和存儲用戶(hù)的數據，命令和地址等信息，起到緩沖和同步數據的作用?？刂破髂K生成該模塊所需要的控制信號。
物理層模塊負責在控制信號的約束下完成用戶(hù)訪(fǎng)問(wèn)地址與訪(fǎng)問(wèn)指令的解釋與匹配，產(chǎn)生DDR2 SDRAM所需的控制指令信號，并保證指令與地址，數據的同步和信號的維持。
控制模塊主要實(shí)現的功能為：在系統上電過(guò)程及系統意外復位發(fā)生時(shí)，與初始化模塊配合，對控制器和所控制的DDR2進(jìn)行初始化設置，復位延時(shí)保護等：在系統正常工作時(shí)，進(jìn)行系統讀／寫(xiě)請求指令的接收、應答，對系統訪(fǎng)問(wèn)地址的采樣與同步，完成所需的所有狀態(tài)轉換、任務(wù)調度、總線(xiàn)仲裁、時(shí)序同步，并為用戶(hù)接口模塊、物理層模塊產(chǎn)生相應的控制信號，為系統提供控制器狀態(tài)指示信號?？刂破鞯臓顟B(tài)機結構如圖2所示。
評論