東芝65納米設計采用Cadence QRC EXTRACTION

　　Cadence設計系統公司宣布東芝已采用Cadence® QRC Extraction，用于其最先進(jìn)的65納米設計流程。Cadence QRCExtraction為下一代工藝節點(diǎn)提供硅精確的寄生參數提取，包括基于敏感性和化學(xué)機械拋光（CMP）模型的提取。 　　  

　　Cadence QRC Extraction可為基于單元的數字設計提供超越其它提取技術(shù)的有制造意識的硅精度。通過(guò)其分布于多重網(wǎng)絡(luò )處理器和計算集群的近似線(xiàn)性性能伸縮，它可顯著(zhù)減少處理時(shí)間。它還為Cadence Encounter®數字IC設計平臺提供強大的多邊際條件支持和精確的增量式基于設計提交（signoff）的參數提取。 　   

 
　　Cadence的產(chǎn)品分割策略針對特定級別的設計復雜性，為客戶(hù)提供多種級別技術(shù)。Cadence QRC Extraction有L、XL、和GXL系列產(chǎn)品可供選擇。