變頻電源基本控制電路系統方案解析

變頻技術(shù)是電力電子技術(shù)的主要組成部分，應用于包括交流電機的調速和供電電源等多個(gè)重要領(lǐng)域。數字信號處理器(DSP)已廣泛應用在高頻開(kāi)關(guān)電源的控制，采取DSP作為變頻電源的控制核心，可以用最少的軟硬件實(shí)現靈活、準確的在線(xiàn)控制。本文提出了一種基于DSP(數字信號處理器TMS320LF2407)的SPWM三相間接變頻電源系統。數字信號處理器TMS320LF2407既有一般DSP芯片的特點(diǎn)，還在片內集成了許多外設電路，使其可以很方便地實(shí)現變頻電源控制。本文中，控制系統采用了工程應用較多的正弦脈寬凋制技術(shù)，該技術(shù)具有算法簡(jiǎn)單，硬件實(shí)現容易，諧波較小等優(yōu)點(diǎn)，可以充分發(fā)揮DSP的高速性、實(shí)時(shí)性、可靠性等方面的特點(diǎn)，結合相應的軟件，應用一些改進(jìn)的算法實(shí)現了SPWM調制，輸出了質(zhì)量較好、頻率和幅值可任意改變的控制信號。

首先介紹了變頻電源的拓撲結構以及原理，設計了以三菱IPM模塊為基礎的包括整流電路、逆變電路、輸出濾波器的主回路。在分析了SPWM調制原理的基礎上，提出了改進(jìn)型的規則采樣法產(chǎn)生SPWM波。另外并對死區產(chǎn)生的影響做了分析，并給出了兩種補償方法。 在變頻電源數字控制器國內外研究的基礎上，提出了一種基于數字信號處理器(DSP)的控制器硬件結構，并對控制器的實(shí)時(shí)性、可靠性和兼容性作了詳細的分析。為滿(mǎn)足高速和精確的采樣，論文在控制器硬件中設計了鎖相環(huán)電路。為滿(mǎn)足智能功率模塊(IPM)對死區時(shí)間的要求，在對電路仿真分析的前提下，論文在控制器硬件中設計了獨立的硬件死區延時(shí)電路。 控制器的系統軟件設計分為人機接口程序和控制程序。人機接口程序實(shí)現了實(shí)時(shí)電壓電流數據及其波形顯示，控制參數顯示及在線(xiàn)修改等功能;控制程序實(shí)現了信號采樣分析、PWM脈沖調制和觸發(fā)、PI控制器等程序。

1 系統的結構

變頻電源采用高頻SPWM技術(shù)和通用電壓型單相全橋逆變電路，選取ICBT功率模塊作為開(kāi)關(guān)器件，控制電路采用全數字化設計。

輸出電壓和電感電流通過(guò)采樣網(wǎng)絡(luò )，將輸入信號轉換為T(mén)MS320LF2407所需要的電平，接至TMS3201F2407的A/D轉換口。通過(guò)鍵盤(pán)鍵入所要求的輸出電壓值、頻率值，由SCI模塊與DSP實(shí)現通訊。得到逆變器當前工作的基準電壓信號，經(jīng)過(guò)電壓電流調節器獲得實(shí)際的正弦調制信號，與DSP定時(shí)器產(chǎn)生的三角波載波信號相交截，輸出帶有一定死區的驅動(dòng)控制信號，經(jīng)驅動(dòng)單元進(jìn)行隔離放大后送到IGBT。DSP可以把當前時(shí)刻的輸出電壓、頻率值送給單片機并在8位LED上顯示出來(lái)。為了保證過(guò)壓、欠壓、過(guò)流(過(guò)載)的情況下能有效地保護功率開(kāi)關(guān)和負載，在本系統中設置了保護電路，一旦出現故障，PDPINT引腳為低電平狀態(tài)，封鎖驅動(dòng)脈沖控制信號，切斷變頻電源輸出。

2 SPWM原理

在進(jìn)行脈寬調制時(shí)，使脈沖系列的占空比按正弦規律來(lái)安排。當正弦值為最大值時(shí)，脈沖的寬度也最大，而脈沖間的間隔則最小，反之，當正弦值較小時(shí)，脈沖的寬度也小，而脈沖間的間隔則較大，這樣的電壓脈沖系列可以使負載電流中的高次諧波成分大為減小，稱(chēng)為正弦波脈寬調制。

DSP實(shí)時(shí)地從單片機讀取所需要的電壓的頻率和幅值作為當前輸出電壓的基準(給定)。獲取當前時(shí)刻的正弦值，基準正弦信號是通過(guò)查表法產(chǎn)生的。在數字控制系統中正弦基準信號就是一個(gè)正弦數據表格，故應將正弦波按其表達式制成0°～360°的表格供查用，在本設計中，正弦數據表格中數據點(diǎn)數選為1024，可將其數值放在片外數據存儲器。有如卜關(guān)系式：

式中：fs為當前時(shí)刻調制頻率;

t為采樣時(shí)刻;

N為當前時(shí)刻處在整個(gè)調制周期的第N個(gè)脈沖。

由于本系統系變頻電源，即fS是在變化的，且系統采用的是異步調制，所以N也是隨fS變化而變化的。由此必須實(shí)時(shí)變化定時(shí)時(shí)間T以確保整個(gè)周期的脈沖數最大限度地接近整數，以避免或減少輸出波形含有基波的子諧波;此外，還須實(shí)時(shí)地改變脈沖序列，以保證輸出電壓值不發(fā)生較大的跳變。

3.1.1 實(shí)時(shí)改變定時(shí)時(shí)間

假設fS=400 Hz，則頻率凋制比Mf為

由于整個(gè)周期的脈沖數NE超過(guò)1，所以NE只能選用定標為Q0，即NE只能為整數，所以NE=62，從而在脈沖數上出現了相差了O.5個(gè)，反映在橋臂輸出電壓上，有正負輸出所含的脈沖數不相同。由此會(huì )產(chǎn)生基頻的子諧波。

如果我們以當前的脈沖數NE回推出開(kāi)關(guān)頻率，則有fc=62x400=24.8kHz，這樣確定的開(kāi)關(guān)頻率，就最大限度地保汪了正負調制周期的脈沖數近似相同。設計中，定時(shí)器1的工作方式設定為連續增減計數方式，故

其中fcpu=20 MHz為時(shí)鐘頻率，開(kāi)關(guān)頻率25 kHz時(shí)可得定時(shí)時(shí)間T為40μs，T1PR為400;而開(kāi)關(guān)頻率為24.8 kHz時(shí)可得定時(shí)時(shí)間T為40.65μs，T1PR為403.225，T1PR定標為Q0，所以只能為整數403，故求得頻率調制比

,所以正負調制周期的脈沖數相差極少，為0.035，這樣就最大限度的消除了基頻的子諧波。

3.1.2 實(shí)時(shí)改變脈沖序列

脈沖序列是一種連續有序輸出的具有二進(jìn)制數特點(diǎn)的脈沖隊列，它可通過(guò)一路或多路同步輸出。

當頻率不發(fā)生改變時(shí)，DSP按原來(lái)的輸出序列(N=1，2，…NE)循環(huán)輸出脈沖，設在第N個(gè)周期時(shí)，頻率發(fā)生改變，則DSP應按新的脈沖序列(N′=l，2，…NE′)輸出脈沖。

圖2中，在N=25時(shí)刻頻率從500Hz變化到250Hz，由于N=25對應輸出頻率500Hz為零點(diǎn)處，對應于輸出頻率250Hz為正峰值處，所以如果不改變輸出脈沖序列，則會(huì )導致輸出電壓相位和電壓值都出現跳變，如圖2(a)所示;圖2(b)中按一定的規律改變輸出脈沖序列，輸出電壓相位和電壓值就不會(huì )出現跳變。為了保證在頻率切換過(guò)程中電壓的相位變化最小，輸出電壓值不發(fā)生較大的跳變，應按下式來(lái)確定新的脈沖序列中起始的脈沖序號N′，即令：

具體流程如圖3所示。