音頻精確延時(shí)系統及其實(shí)現

摘要：    使用CPLD與音頻專(zhuān)用數模/模數集成電路實(shí)現音頻精確延時(shí)系統，詳細闡述了設計思路并給出了系統自頂向下的設計過(guò)程。

關(guān)鍵詞：    CPLD；音頻A/D、D/A；延時(shí)

引言

音頻的時(shí)間延遲傳統上使用延遲線(xiàn)或電荷耦合器件實(shí)現，這在民用設備中有著(zhù)廣泛的應用。最常見(jiàn)的是卡拉OK機的混響系統，它使用延遲一定時(shí)間的信號產(chǎn)生回聲的效果。某些專(zhuān)用的BBE器件，如三菱的M58000系列，內部采用了數模和模數轉換技術(shù)，內置動(dòng)態(tài)RAM存儲數據，某些芯片可以通過(guò)調整其時(shí)鐘頻率或有專(zhuān)用引腳調整延時(shí)量?？烧{范圍在數百毫秒量級，誤差在毫秒量級。這些芯片普遍采用較低的采樣速率，僅對輸入信號的低頻分量進(jìn)行處理，采樣位數也多為8位以下。這在一般應用中，特別是卡拉OK機這類(lèi)對音頻指標要求較低的應用中完全足夠了。而在“調頻同步廣播”項目中，涉及多個(gè)發(fā)射臺干涉區的準確同步問(wèn)題，要求延遲量精確到微秒數量級并且能依據兩發(fā)射臺間的距離做調整，幾個(gè)微秒的時(shí)延誤差就會(huì )對干涉區的收聽(tīng)質(zhì)量產(chǎn)生很大的影響，甚至不能正常收聽(tīng)。并且調頻廣播對音質(zhì)有較高的要求，所以設計出來(lái)的系統必須達到廣播級的音頻指標，左右聲道的延時(shí)應該同步調節，以滿(mǎn)足立體聲分離度的要求。很明顯，前述的各類(lèi)現有器件遠不能滿(mǎn)足需要。

受到新型數字混響器件原理的啟發(fā)，設想采用高指標的數模模數集成電路實(shí)現這樣一個(gè)系統。隨著(zhù)數字集成電路技術(shù)特別是大規?？删幊踢壿嬈骷夹g(shù)的發(fā)展，一個(gè)數字系統已可以集成在一片可編程芯片上，因此采用CPLD設計時(shí)序及邏輯電路是最佳方案，考慮音頻采樣頻率達到48KHz即可滿(mǎn)足要求，存儲器可以采用通用的RAM，速度在150ns的也可滿(mǎn)足需要。理論及實(shí)踐證明，以上方案是完全可行的。

系統設計

圖1  系統框圖

系統方框圖如圖1。前級來(lái)的音頻模擬信號首先進(jìn)入A/D轉換器變成數字信號，由CPLD產(chǎn)生存儲器的讀寫(xiě)時(shí)序并把音頻數據依次存入存儲器中。也由CPLD產(chǎn)生存儲器讀時(shí)序，把數據依次讀出并送到D/A轉換器恢復成模擬的音頻信號，經(jīng)低通濾波器輸出。存儲器的地址由一個(gè)循環(huán)計數器產(chǎn)生，控制寫(xiě)入和讀出的地址(地址間隔)，就可實(shí)現定量延時(shí)?？紤]到當前大部分音頻專(zhuān)用A/D、D/A芯片采用串行數字接口，特別是在音頻領(lǐng)域占統治地位的Σ-Δ類(lèi)型的芯片，這樣的設計應由以下幾部分組成：

*串并轉換部分，用以把A/D來(lái)的串行數據轉變成存儲器RAM的并行數據；
*存儲器時(shí)序產(chǎn)生部分，用以產(chǎn)生存儲器的讀和寫(xiě)兩個(gè)地址信號；
*延時(shí)調整部分，用DIP撥動(dòng)開(kāi)關(guān)預置讀和寫(xiě)兩種情況下的地址之差；
*并串轉換部分，用來(lái)把RAM的數據轉換成D/A需要的標準串行數據流；
*左右聲道校正部分，保證左右聲道讀出的順序；
*晶體振蕩器，產(chǎn)生系統所需的時(shí)鐘信號，保證系統時(shí)鐘的準確和穩定。延時(shí)量的準確性和穩定性由它保證(使用外頻標可以進(jìn)一步提高其準確度)；
*一些輔助電路，用來(lái)校正由于門(mén)電路的延遲造成的時(shí)序和邏輯錯誤。
  
采用自頂向下，逐步細化的設計方法，頂層用電路示于圖2a和2b。

圖2a  延時(shí)量預置、RAM地址和左右聲道同步

圖2b  振蕩器、串并轉換、RAM接口和和寫(xiě)信號產(chǎn)生 

選用元件在保證指標的前提下盡量降低成本。音頻領(lǐng)域常用的數模和模數轉換芯片有CIRRUS和BURR-BROWN公司的幾種型號，例如CS4332、PCM1800系列、PCM1700系列等，采樣頻率達100KHz，16位或24位的產(chǎn)品價(jià)格已降到了一定的水平。此處選用的A/D芯片是Σ-Δ類(lèi)型的PCM1800，D/A芯片是PCM1725，它們都是B-B公司的新產(chǎn)品，可以達到20位的無(wú)誤碼采樣分辨率，采樣頻率分別是48KHz和96KHz，信噪比和失真指標都較高。CPLD器件選用規模適中，可以ISP在線(xiàn)編程修改的品種，這樣可以加快研發(fā)速度。選用VATIS的MACH4A系列，PLCC封裝，容易小規模試生產(chǎn)，并有ISP功能，不需專(zhuān)用編程器，通過(guò)串行下載電纜編程，調試修改都很方便。RAM用一般的100-150納秒的就足夠了。
PCM1800工作于主動(dòng)模式，按照輸入的時(shí)鐘信號進(jìn)行A/D轉換并輸出同步時(shí)鐘和數據。整個(gè)CPLD電路按照PCM1800輸出的同步時(shí)鐘工作。

首先估算所需邏輯規模和引腳數，PCM1800的關(guān)鍵信號有四個(gè)引腳，D/A的PCM1725同樣需三個(gè)引腳，48KHz采樣頻率時(shí)每個(gè)采樣周期是20.8ms，預定最大延時(shí)量要達到80ms左右，外接存儲器需要11位地址線(xiàn)。使用16位分辨率，則存儲器接口部分共需27個(gè)引腳，控制延遲時(shí)間的DIP開(kāi)關(guān)需16位，外加一個(gè)晶體振蕩器需2-3個(gè)引腳，兩片MACH4-64/32之間的邏輯聯(lián)系需四個(gè)引腳，總計大約57個(gè)引腳，其中有輸出和輸入，以及雙向引腳。需要的資源大致可以用兩片MACH4-64/32或一片MACH4-128完成。單純改變存儲器的讀出地址能達到的最小延時(shí)調整步進(jìn)取決于采樣頻率，這里是20.8/2=10.4ms，仍滿(mǎn)足不了最小調整分辨率的要求。最終系統又加上延時(shí)微調部分，通過(guò)改變存儲器讀信號相對于寫(xiě)信號的位置，實(shí)現更精確的調整，完成的系統最小步進(jìn)達到625ns，達到了設計要求。

所有設計文件采用原理圖(頂層)和VHDL語(yǔ)言(底層)完成，在LATTICE的ispLEVER軟件下編譯并適配到兩片MACH4-64/32A中，仿真后，下載到器件中去，經(jīng)過(guò)實(shí)際系統測試并修改某些邏輯后設計完成。電路板是事先設計好的，MACH器件有強大的布線(xiàn)能力，保證了適配以及實(shí)際系統運行的成功。
結語(yǔ)

作為“調頻同步廣播”項目的關(guān)鍵技術(shù)之一，音頻精確延時(shí)系統把衛星傳輸的音頻信號，在不同接收地點(diǎn)進(jìn)行精確和穩定的延時(shí)，補償了由于各發(fā)射臺經(jīng)緯度不同造成的信號不同步，實(shí)現了真正意義上的同步廣播。針對我國幅員遼闊，人口分散而頻率資源匱乏的實(shí)際情況，該方案給出了一種較好的廣播覆蓋方法。此系統已用于國家廣電總局提出的“村村通廣播電視”工程，帶來(lái)了良好的社會(huì )效益和經(jīng)濟效益。推而廣之，通過(guò)增加邏輯規模和存儲器容量，這種方法也可用于其他需要高質(zhì)量音頻延遲的場(chǎng)合。

參考文獻：
1.  B-B公司1999年產(chǎn)品資料CD-ROM
2.  VANTIS公司1999年產(chǎn)品手冊