基于A(yíng)DF4110的頻率發(fā)射系統

CPGND充電泵地，此引腳是充電泵的接地回路。AVDD模擬電源電壓，范圍是3．0V～3．6V。對地的去耦電容應盡可能地靠近該引腳，AVDD必須與DVDD的值相同。AGND模擬信號地，此引腳是前置分頻器和VCO的接地回路。RFINB，前置分頻的互相輸入，此引腳必須連接一個(gè)小旁路電容到地，用于去耦，典型值是l00PF。RFINA，前置分頻器輸入。該小信號輸入是被交流耦合到VCO。RSET在此引腳和CPGND之間連接一個(gè)電阻，設置充電泵ICP最大輸出電流。ICP和RSET的關(guān)系式為ICPmax=25．5／RSET，設置RSET=4．7KΩ,則ICPmax=5．42mA。DGND，數字地。REFIN，基準輸入，此引腳是CMOS輸入，輸入能被TLL和CMOS晶體振蕩器所驅動(dòng)并能采用交流耦合。CLK串行時(shí)鐘輸入。

3 硬件系統電路
ADF4110內部的N分頻器(包括P分頻器、B分頻器和A分頻器三個(gè)部分)的分頻比應為15000，即N=PB+A=15000?？蛇x取P=64，B=237，A=32。
工作過(guò)程分為頻率牽引過(guò)程和相位鎖定過(guò)程，頻率牽引過(guò)程是一個(gè)完全的非線(xiàn)性過(guò)程，相位鎖定過(guò)程是一個(gè)近似的線(xiàn)性過(guò)程。電荷泵鎖相環(huán)本質(zhì)上是一個(gè)離散時(shí)間采樣的動(dòng)態(tài)系統，當環(huán)路帶寬遠遠小于參考時(shí)鐘頻率時(shí)，可以采用連續時(shí)間近似；當相位誤差在鑒頻鑒相器的鑒相范圍內時(shí)，可以采用線(xiàn)性近似，整個(gè)系統結構如圖3所示，這樣，當電荷泵鎖相環(huán)處于相位鎖定過(guò)程時(shí)，就可以得到一個(gè)線(xiàn)性連續時(shí)間的相位域模型。晶振輸入的參考時(shí)鐘頻率為10MHz，壓控振蕩器的輸出增益為，電荷泵電流為100mA，分頻器的分頻比N=16。根據電路參數，電荷泵鎖相環(huán)的環(huán)路增益相對較高，為了保證電荷泵鎖相環(huán)的穩定性，并抑制控制電壓上的紋波，所以將此時(shí)鐘倍頻器中的三階電荷泵鎖相環(huán)設計成窄帶鎖相環(huán)，其開(kāi)環(huán)單位增益帶寬為fu=O．317MHz。同時(shí)，為了有相當的開(kāi)環(huán)相位裕度和較快的閉環(huán)線(xiàn)性建立時(shí)間，取開(kāi)環(huán)傳輸函數在單位增益帶寬的相位裕度。最后得到C1=18．4nF，C2=88．9nF，C3=lO．0nF和R1=1．73kΩ，R2=160kΩ。

4 實(shí)驗仿真結果
為了對所設計的系統分析其特性，本文在通用的仿真軟件ADI SimPLL進(jìn)行仿真。該軟件本身提供有多種類(lèi)型的環(huán)路濾波器，用戶(hù)可根據需要選擇濾波器，并輸入所選定的VCO特性參數，這樣，軟件可自動(dòng)計算出環(huán)路的各個(gè)參數以及相位噪聲、鎖定時(shí)間等。頻域分析包括相位和環(huán)路增益，分別為圖4和圖5，消除了目前頻率采用晶振取基準信號帶來(lái)的各種不良影響；改進(jìn)其輸出頻率的抖動(dòng)特性；同時(shí)不存在直流放大器的零漂問(wèn)題；不影響整體電路的性能，相位噪聲平均≤一85dbc／Hz；諧波、雜散分布平均優(yōu)于一65dbc。時(shí)域分析分析包括頻率和鎖定時(shí)間，分別為圖6和圖7。我們從圖6和圖7可以看出頻率在114MHz是在鎖定的，此時(shí)輸出電壓最小，解決了所定時(shí)間與相位抖動(dòng)之間的矛盾，對信息的傳輸質(zhì)量都有很大的提高。