基于Virtex5的PCI Express總線(xiàn)接口設計
加入技術(shù)交流群
接口硬件主要由主控FPGA模塊，電源管理模塊，DDR高速緩存模塊、和時(shí)鐘管理模塊組成。硬件結構框圖如圖3所示。
FPGA是整個(gè)設計的最關(guān)鍵部分，主要實(shí)現：PCI-Express硬核；在硬核的用戶(hù)接口和傳輸接口實(shí)現PCI-Express傳輸本地總線(xiàn)的時(shí)序邏輯；并且在其內部完成DDR控制時(shí)序邏輯。FPGA是PCI-Express接口和DDR內存單元數據傳輸的通道。這里選擇XilinxVirtex5系列FPGA中的V5LX50T芯片，封裝形式為FFGll36。
在整個(gè)電路中，FPGA的功耗最大，因此在電源模塊設計中，重點(diǎn)考慮FPGA因素。FPGA的功耗與設計有關(guān)，主要取決于器件的型號、設計的時(shí)鐘頻率、內部設計觸發(fā)器翻轉率和整個(gè)FPGA的資源利用率。這里使用Xilinx功耗分析工具XPower進(jìn)行功耗分析，根據XPower提供的動(dòng)態(tài)功耗和靜態(tài)功耗分析結果，選擇TI公司的相關(guān)電源模塊。
DDR是比較常用的高速緩存單元，這里選擇使用現代公司的HY5DU56822DT-D4，在PCI-Express傳輸過(guò)程中，對時(shí)鐘的穩定性要求很高；Virtex5 FPGA內部的CMT模塊的時(shí)鐘綜合處理能力可能達不到預想的效果，這里使用專(zhuān)門(mén)的時(shí)鐘管理單元提供時(shí)鐘，選擇的是ICS874003芯片，通過(guò)FPGA管腳控制其時(shí)鐘綜合的效果。
3.2 軟件設計
在實(shí)現PCI-Express數據傳輸過(guò)程中，構建數據傳輸流程如圖4所示。
數據從PC內存通過(guò)PCI-Express接口向下傳輸到FPGA內部，FPGA內部DDR控制邏輯再將數據傳輸到的DDR內存芯片中存儲，向下傳輸完畢后，FPGA內部邏輯從DDR芯片中將存儲的數據讀出，并且給每個(gè)數據按字節加‘1’，然后通過(guò)PCI-Express接口，再將數據傳輸回PC內存，PC內存程序對數據進(jìn)行校驗。
4 結 語(yǔ)
Virtex5系列FPGA芯片內嵌PCI-Express End-point Block硬核，為實(shí)現單片可配置PCI-Express總線(xiàn)解決方案提供了可能。基于Virtex5 FPGA的PCIExpress設計實(shí)現方式簡(jiǎn)單、配置靈活，適合于各種應用領(lǐng)域，降低了設計成本，縮短了產(chǎn)品上市時(shí)間，保證了產(chǎn)品的功能性和易用性，開(kāi)創(chuàng )了高效率PCI Express開(kāi)發(fā)的新時(shí)代。
評論