基于nRF9E5的抗干擾跳頻通信設計

1 工作原理
nRF9E5的內部結構如圖l所示。片上系統集成的主要部件有：與8051兼容的微處理器、4 KB RAM及相關(guān)特殊功能寄存器(SFR)、4輸入通道10位80 ksps的A／D轉換器、433／868／915 MHz的nRF905無(wú)線(xiàn)收發(fā)器、電源管理及復位電路、PWM控制器、SPI接口控制器、低功耗模式RC振蕩器、看門(mén)狗定時(shí)器、端口邏輯及RTC定時(shí)器，等等。微處理器與A／D轉換器和無(wú)線(xiàn)收發(fā)器之間通過(guò)SPI接口進(jìn)行連接，微處理器程序固化于外部的EEP―ROM存儲器中，系統加電時(shí)由引導程序將固件通過(guò)SPI接口加載進(jìn)片內的4 KB RAM區中，程序加載完畢之后系統由片內的RAM程序控制。該芯片射頻信號輸出功率可編程，最大輸出為10 dBm，通道轉換時(shí)間小于650μs，具有載波監聽(tīng)功能，支持LBT(Listen Before Trans―mit)協(xié)議。
nRF9E5內部集成的無(wú)線(xiàn)收發(fā)器可工作于433／868／915 MHz頻段范圍內，具體的工作頻段和頻點(diǎn)由外圍電路的阻容參數和相關(guān)寄存器數據決定。在圖2所示的電路中，若系統要求工作于433 MHz頻段，則相關(guān)器件按照表1第2列取值；若系統要求工作于868／915 MHz頻段，則相關(guān)器件按照第3列取值。系統的工作頻段不僅由硬件進(jìn)行配置，而且還要在相應的RF配置寄存器中進(jìn)行設置。其中HFREQ_PLL設置工作頻段，CH_NO設置工作頻點(diǎn)，HFREQ_PLL為一控制位，CH_N0為9位數據。具體的無(wú)線(xiàn)載波頻率由下列公式進(jìn)行計算：

fOP=[422．4+(CH_NO／10)]×(1+HFREQ_PLL)

式中fOP的單位為MHz。若HFREQ_PLL=O，系統工作于433 MHz頻段，頻點(diǎn)間隔100 kHz，頻段范圍為422．4～473．5 MHz；若HFREQ_PLL=1，系統工作于868／915MHz，頻點(diǎn)間隔200 kHz，頻段范圍為844．8～947 MHz。由此可見(jiàn)，如果系統程序按照跳頻圖案產(chǎn)生的偽隨機數設置CH_NO，則nRF9E5可以分別實(shí)現2個(gè)頻段512個(gè)頻點(diǎn)的抗干擾跳頻通信。

nRF9E5內部集成的無(wú)線(xiàn)收發(fā)器采用半雙工的方式工作，工作方式由TRX_CE和TX_EN控制位決定，如表2所列。TRX_CE控制無(wú)線(xiàn)收發(fā)器處于休眠模式還是工作模式，當TRX_CE=l時(shí)，TX_EN決定無(wú)線(xiàn)收發(fā)器的接收和發(fā)送狀態(tài)。無(wú)線(xiàn)收發(fā)器具有ShockBurst的特性，可實(shí)現高速的數據傳輸并在發(fā)送和接收模式之間快速轉換，與射頻數據相關(guān)的協(xié)議由片內nRF905收發(fā)器自動(dòng)處理。nRF9E5只用簡(jiǎn)單的SPI接口與收發(fā)器進(jìn)行數據傳輸。在ShockBurst接收方式下，當收到一個(gè)有效地址的射頻數據包時(shí)，地址匹配寄存器位(AM)和數據準備好寄存器位(DR)通知片內MCU把數據讀出。在ShockBurst發(fā)送方式下，nRF905自動(dòng)給要發(fā)送的數據加上前綴和CRC校驗。當數據發(fā)送完后，數據準備好寄存器位(DR)會(huì )通知MCU數據已經(jīng)處理完畢。具體的收發(fā)流程如圖3和圖4所示。