基于ECL門(mén)電路的UWB信號發(fā)生器的設計

與上式對應的頻域表達式為：

由高斯單脈沖的頻域波形可知，該信號波形含有的直流和低頻分量很小，適合在無(wú)線(xiàn)信道中傳輸，且中心頻率隨脈沖寬度變窄而升高，帶寬也隨之增加。
1．2 信號發(fā)生器的方案研究
基于1．1節的分析，信號發(fā)生器的最終輸出信號形式應為高斯單脈沖。為實(shí)現該信號，UWB信號發(fā)生器設計成數字模擬混合電路。ECL門(mén)電路是半導體器件中速度最快的開(kāi)關(guān)電路，也是整個(gè)電路的核心，它的主要作用是產(chǎn)生脈沖寬度極窄的高斯脈沖，但ECL門(mén)電路直接輸出的信號不適于信道傳輸，因而在其后接上模擬電路，以對ECL門(mén)電路的輸出信號進(jìn)行變換，從而獲得UWB通信所需要的高斯單脈沖。圖5是UWB信號發(fā)生器的邏輯原理框圖。

該原理框圖由標準時(shí)鐘、電平轉換電路、延時(shí)器、延時(shí)控制電路、ECL門(mén)電路、發(fā)送濾波器和脈沖功率放大電路組成。標準時(shí)鐘產(chǎn)生器產(chǎn)生一定重復周期的矩形脈沖序列。電平轉換電路把時(shí)鐘的TTL電平轉換成ECL電平。為了精確延時(shí)，延時(shí)器采用ECL電平的延時(shí)芯片，控制電路控制延時(shí)芯片的遲延時(shí)間，使兩路信號的延時(shí)有一個(gè)極短的時(shí)間差，這樣有時(shí)間差的兩路信號通過(guò)ECL門(mén)電路之后便可產(chǎn)生一個(gè)寬度與時(shí)間差相等的極窄脈沖。ECL門(mén)電路是ECL電平的異或門(mén)或者與門(mén)，它們的反應速度要足夠快，通常要求其反應時(shí)間不能大于250 ps，且外圍電路和傳輸線(xiàn)都應滿(mǎn)足最佳匹配的要求，否則難以得到寬度極窄的理想脈沖。由于ECL門(mén)電路的輸入信號都是矩形脈沖，因而通過(guò)ECL門(mén)電路產(chǎn)生的窄脈沖也是矩形脈沖，又因為輸出脈沖的低電平為3．2 V，該脈沖必定含有豐富的直流和低頻分量，不適于無(wú)線(xiàn)傳輸。為了有效傳輸信號，通過(guò)發(fā)送濾波器對脈沖形式進(jìn)行變換，變成需要的高斯單脈沖。由于ECL高低電平的最大差值不過(guò)800 mV，通過(guò)ECL門(mén)電路得來(lái)的脈沖功率很小，如果要擴大傳輸距離，則需增大發(fā)射功率，這時(shí)把已經(jīng)成形了的高斯單脈沖通過(guò)放大電路即可增大發(fā)射功率。
1．3 信號發(fā)生器的電路設計
UWB信號發(fā)生器的實(shí)際電路完全按照1．2節中的方案設計。即整體電路主要分為3大部分。第一部分主要功能是產(chǎn)生極窄脈沖。該部分電路對制作PCB板的要求很高，ECL門(mén)電路的兩路輸入信號要盡可能對稱(chēng)，才會(huì )最大程度地減少誤差，也即輸出的脈沖寬度才會(huì )接近兩路信號的理論延時(shí)差。此外，ECL門(mén)電路對輸出阻抗有特殊要求，都是50 Ω的特殊阻抗，因而在設計傳輸線(xiàn)時(shí)要用微帶線(xiàn)理論去設計，以保證輸出特性阻抗是50 Ω，這樣才不會(huì )出現波形較大的失真。
第二部分主要是對第一部分輸出的脈沖進(jìn)行成形濾波。該部分需要注意的是，運算放大器的速度要足夠快，才能對極窄脈沖進(jìn)行較好的成形，同時(shí)相應的匹配電路要盡可能精確，此外傳輸線(xiàn)都采用微帶線(xiàn)，以保持輸入輸出阻抗匹配，這里的輸入輸出阻抗都是標準的50 Ω。
第三部分是對成形后的高斯單脈沖進(jìn)行放大。該部分的核心是MMIC(單片微波集成電路)，放大電路是可調的，通過(guò)改變VCC達到改變放大電流的目的，傳輸線(xiàn)也都采用微帶線(xiàn)，特性阻抗設計成50 Ω，目的是要和第二部分的輸出阻抗以及發(fā)射天線(xiàn)的特性阻抗匹配，最大限度地提高發(fā)射效率。圖6是UWB信號發(fā)生器的實(shí)際電路圖。