基于LVDS接口的PC M解碼板設計

2 LVDS總線(xiàn)結構
針對數據可靠傳輸在數據交換系統中的重要性，方案結合LVDS接口和OSI網(wǎng)絡(luò )模型，設計了一種基于LVDS接口的數據傳輸協(xié)議，并具體給出了各協(xié)議層所實(shí)現的功能及協(xié)議約束關(guān)系。基于LVDS的總線(xiàn)體系結構大致分為：物理層、數據鏈路層和傳輸層。
(1)物理層。
LVDS總線(xiàn)采用DS92LVl8專(zhuān)用接口芯片，連接構成兩對LVDS信號，一對用于發(fā)送，一對用于接收。物理層在發(fā)送端將時(shí)鐘信號用18 bit／20 bit編碼方案嵌入數據中以達到高速數據率；在接收端將串行數據流中的數據和時(shí)鐘分離，然后對串行數據進(jìn)行采樣，從而在接收端恢復了串行數據。通過(guò)搜尋同步字符進(jìn)行字同步，數據流恢復到和發(fā)送端編碼后的數據流相同，該數據流再經(jīng)解碼，恢復原始數據，寫(xiě)入接收端的FIFO內，等待數據鏈路層的進(jìn)一步處理。
物理層除了收發(fā)器(DS92LV18芯片)和傳輸介質(zhì)(PCB走線(xiàn))外的所有模塊均在FPGA中實(shí)現。物理層結構示意圖，如圖3所示。

LVDS兩對低壓差分信號無(wú)論其傳輸介質(zhì)是電纜還是PCB走線(xiàn)，都必須與終端匹配，以減少不希望的電磁輻射，提供最佳的信號質(zhì)量。通常一個(gè)盡可能靠近接收端的100 Ω終端電阻跨在差分線(xiàn)上即可提供良好的匹配。電路設計中，輸入差分線(xiàn)對離開(kāi)DS92LV18集成芯片后立刻盡可能地相互靠近(距離10 mm)，以保持接收器的共模抑制能力，并且兩條差分線(xiàn)之間的距離應盡可能保持一致，以避免差分阻抗的不連續性，這樣能減少反射并能確保耦合到的噪聲為共模噪聲。
(2)數據鏈路層。
在數據鏈路層中包含控制邏輯和幀格式，數據以幀為單位傳送，在目的節點(diǎn)被接收。這樣做是為了當出現差錯時(shí)，可將有錯誤的幀重傳一次，從而避免了將全部數據都重傳一次所帶來(lái)的帶寬浪費，且各接收節點(diǎn)能從接收到的比特流中明確地區分出一幀的開(kāi)始和結束在什么地方，以及數據和控制信息。該層的功能模塊也在FPGA中實(shí)現。
(3)傳輸層。
傳輸層的任務(wù)是為從發(fā)送節點(diǎn)到目的節點(diǎn)提供可靠、合理的信息傳輸。傳輸層是控制通信過(guò)程的核心，初始化和通信過(guò)程中，需要設置必要的計時(shí)器、地址和狀態(tài)寄存器，這些都是傳輸層來(lái)實(shí)現。其中，地址寄存器用于存儲節點(diǎn)前繼和后繼地址，計時(shí)器是為初始化和通信過(guò)程中的超時(shí)報警而設置。該層功能可通過(guò)在FPGA內部定義信號來(lái)實(shí)現。