以智能型混合信號FPGA開(kāi)發(fā)真正符合需求的系統

在微控制器子系統內，有一個(gè)五層的ARM AHB總線(xiàn)矩陣架構，理論上共可提供片上每秒16GB/s的頻寬。其中共有五個(gè)功能可供設定為總線(xiàn)主控(master)：10/100 Ethernet MAC、DMA控制器和FPGA架構主控，另外兩個(gè)來(lái)自Cortex-M3內核，而其他各種接口與存儲模塊則作為從屬(slave)。

可編程模擬
SmartFusion器件的第三個(gè)重要元素是高電壓雙極模擬功能。為了正確獲取來(lái)自應用程序的信號，SmartFusion器件最高可具備三個(gè)12位逐次逼近寄存器(SAR)模數轉換器(ADC)，其最高執行速度為600ksps。每個(gè)ADC都有相對的第一階(first-order)1位sigma-delta DAC，能提供500ksps更新與12位有效分辨率。多個(gè)模擬功能都集中在信號調節模塊(signal conditioning block,SCB)中，其中包含準確高電壓和電流監控器、溫度監控器和高速比較器。此高壓監控器，也稱(chēng)為有源雙極預分壓器(active bipolar prescalers,ABPS)，可提供-11.5V+14V的電壓監控能力。

此外，對系統管理或電源調節領(lǐng)域的設計人員來(lái)說(shuō)，這也可作為絕佳的工具。器件中的電流監控器可放大從外部感測電阻測量到的電壓降，而此感測電阻放置在應用的電流回路上，差分增益為50。溫度監控器能把一個(gè)簡(jiǎn)單的PN結的電壓降轉換為溫度讀數。器件具備數量很多的片上比較器(在一50萬(wàn)門(mén)器件中最多有10個(gè))，而且速度非?？?，傳送時(shí)間僅為50ns。

自主(Autonomous)模擬信號處理
前面提到的模擬功能只是SmartFusion混合信號FPGA中模擬處理性能的一部分。而模擬運算引擎(ACE)是一個(gè)全新的概念，這是一個(gè)半自主的功能模塊，無(wú)須ARM Cortex-M3處理器的介入，便能夠執行完整的模擬前/后處理，包括信號采集的采樣和排序。

由于A(yíng)RM Cortex-M3內核就在A(yíng)CE附近，初看起來(lái)在A(yíng)CE模塊中加入這樣的功能似乎是多余的。然而，半自主的ACE可減少處理器內核的日常任務(wù)，例如，信號采集、處理、存儲和輸出等工作完全無(wú)須通過(guò)Cortex-M3處理器就能完成。設計人員能以這種方式配置器件，以使Cortex-M3處理器不受其他影響地執行實(shí)時(shí)處理任務(wù)。

在一個(gè)電源管理的設計工作中，監測每一電壓軌是否偏離正常值以及警告等工作都由ACE來(lái)執行，它還有可應付更復雜的任務(wù)的能力，包括濾波和線(xiàn)性轉換等。它所處理的可編程模擬模塊包括ADC、DAC、和SCB。注意，此模擬模塊擁有與微控制器子系統和FPGA架構的豐富連接組合。這些元素中的每一項，不管是單獨或作為一組功能模塊，其互連和工作參數都是可完全編程的。

設計靈活性更上一層樓
對于SmartFusion而言，器件和其相關(guān)的設計工具都已準備就緒，因此不管是具備何種背景的工程師，都能充滿(mǎn)信心地執行一個(gè)完整的設計。

當利用SmartFusion器件進(jìn)行設計時(shí)，一種基于圖形化用戶(hù)界面(GUI-based)拖放的操作方式（drag-and-drop-style）可提供對完整預定義IP功能庫的立即存取。對C語(yǔ)言和RTL程序代碼開(kāi)發(fā)人員來(lái)說(shuō)，此工具套件可擴展他們的專(zhuān)業(yè)領(lǐng)域，因此芯片的資源能充分被使用。此設計工具可提供協(xié)作環(huán)境，讓傳統的設計團隊能針對SmartFusion的不同領(lǐng)域共同合作。

設計安全性
在現有的基于快閃FPGA系列器件中，愛(ài)特已對可編程邏輯提供了增強的設計安全性。ARM公司愿意將其處理器內核的軟件版本授權給愛(ài)特公司，并在其FPGA中實(shí)現，就可以證明對于此設計安全性的信心。一旦編程到陣列之中，黑客將難以從硅片中讀取此內核的IP?，F在，微控制器內核與FPGA架構在相同的硅片上，此保護也延伸到系統軟件以及FPGA配置碼。ARM Cortex-M3是一個(gè)硬核，因此現已不需要這樣的保護形式。

在單芯片環(huán)境中可提供固有的IP安全性，由于SmartFusion是一個(gè)快閃器件，因而不再需要從外部存儲讀取配置檔案。在執行時(shí)，諸如FPGA到ARM內核總線(xiàn)的內部接口是看不到的，同時(shí)在它們上面的流量也無(wú)法監控。

此外，還有多種額外選項可供設計人員用來(lái)保護IP。最簡(jiǎn)單的方法是將存有FPGA配置的閃存以及Cortex-M3程序代碼編程到“干凈”的區域中，并設定一個(gè)“生效時(shí)切斷保險絲”的條件，防止此閃存區域被讀取或重新編程。此功能也稱(chēng)為FlashLock。從Actel Libero集成式設計環(huán)境(IDE)輸出的資料，包含配置和運行時(shí)間(run-time)程序代碼，也能用128位AES標準進(jìn)行加密，以期在安全的制造環(huán)境之外也可以確保其IP得到保護。如果以匹配(matching)程序檔案做好設定，一個(gè)內建的128位AES解密引擎可在最后的產(chǎn)品制造期間進(jìn)行安全的系統內(in-system)編程。