<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
DNLMS濾波器的FPGA實(shí)現
作者：
時(shí)間：2010-05-10
來(lái)源：網(wǎng)絡(luò )
收藏
0引 言
自適應濾波器一直是信號處理領(lǐng)域的研究熱點(diǎn)之一，經(jīng)過(guò)多年的發(fā)展，已經(jīng)被廣泛應用于數字通信、回聲消除、圖像處理等領(lǐng)域。自適應濾波算法的研究始于20世紀50年代末，Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于結構簡(jiǎn)單，計算量小，易于實(shí)時(shí)處理，因此在噪聲抵消，譜線(xiàn)增強，系統識別等方面得到了廣泛的應用。為了克服定步長(cháng)LMS算法中收斂速度、收斂精度及跟蹤速度等對步長(cháng)大小選取相互矛盾的缺點(diǎn)，人們提出了許多變步長(cháng)LMS算法，但是，當輸入信號具有強相關(guān)性時(shí)，例如語(yǔ)音信號，LMS算法及NLMS算法的收斂速度將急劇下降。因此，本文對進(jìn)入自適應濾波器的輸入信號首先進(jìn)行解相關(guān)預處理，再對自適應濾波器進(jìn)行歸一化LMS。
很多自適應濾波器是在通用DSP處理器上通過(guò)編寫(xiě)軟件代碼實(shí)現。這種濾波器在系統實(shí)時(shí)性要求不高的情況下，能很好地滿(mǎn)足濾波要求，但在實(shí)時(shí)性要求較高的場(chǎng)合(如3G移動(dòng)通信，網(wǎng)絡(luò )會(huì )議等)，這種濾波器在處理速度和抗干擾性能等方面已不能滿(mǎn)足要求。而用FPGA硬件實(shí)現的數字濾波器就能很好的解決并行性和速度問(wèn)題，而且其具有靈活的可配置特性和優(yōu)良的抗干擾能力，因而自適應濾波器的FPGA實(shí)現成為近年來(lái)數字濾波器中研究的熱點(diǎn)。Altera公司開(kāi)發(fā)的DSP Builder可以完成FPGA的DSP系統設計，它結合Matlab／Simulink提供的庫元件和強大的計算仿真能力，進(jìn)行圖形建模和仿真，還可以完成從Simulink模塊文件向VHDL語(yǔ)言的自動(dòng)轉換。
1 算法概述
在標準LMS算法中，其迭代公式如下：
式中：ω(n)為自適應濾波器在時(shí)刻n的權矢量；x(n)為時(shí)刻n的輸入信號矢量；d(n)為參考信號；e(n)是誤差信號；μ是步長(cháng)迭代因子，為了增加LMS算法的收斂速度，文獻[1-4]提出了不同的變步長(cháng)算法代替定步長(cháng)因子μ，但是很多變步長(cháng)因子的計算量大，存在開(kāi)方和指數運算，故在能滿(mǎn)足要求的情況下，歸一化LMS (NLMS)依然是一個(gè)很好的選擇，即用μn／[xT(n)x(n)]代替定步長(cháng)因子μ為了控制失調，在更新公式中引入一個(gè)固定的收斂因子μn，這是因為所有的倒數都是基于平方誤差的瞬時(shí)值而不是均方誤差(MSE)。對于NLMS算法，當輸入信號具有強相關(guān)性時(shí)，LMS算法及NLMS算法的收斂速度將急劇下降。因此對進(jìn)入自適應濾波器的輸入信號首先進(jìn)行解相關(guān)預處理，再對自適應濾波器進(jìn)行歸一化LMS，便得解相關(guān)歸一化LMS(DNLMS)即用式(4)代替式(3)：
2 基于FPGA的系統開(kāi)發(fā)流程
在早期PFGA的DSP系統設計過(guò)程中，DSP開(kāi)發(fā)者直接使用VHDL或Verilog HDL語(yǔ)音進(jìn)行開(kāi)發(fā)。這種開(kāi)發(fā)難度較大，開(kāi)發(fā)效率較低，為了克服這些問(wèn)題，出現了許多新的基于FPGA的DSP開(kāi)發(fā)工具，如Altera公司的DSP Builder、Xilinx公司的System Generator等。圖1是Altera公司的FPGA系統級開(kāi)發(fā)流程。
DSP Builder是Altera公司推出的一個(gè)面向DSP開(kāi)發(fā)的系統級工具。它是作為Matlab／Simuli-nk的一個(gè)工具箱出現的。它從利用Matlab建立DSP電路模型開(kāi)始。電路模型可方便地利用Simulink與DSPBuilder中提供的功能模塊和IP核進(jìn)行設計。電路中的功能模塊和IP的技術(shù)參數、數據格式、數據類(lèi)型和總線(xiàn)寬度等都能直接設置。電路模型建立后就能進(jìn)行系統級的仿真。仿真通過(guò)后可以運行Signal Compiler，將模型轉化成RTL級的VHDL代碼和Tcl(工具命令語(yǔ)言)腳本語(yǔ)言。調用QuartusⅡ進(jìn)行編譯，QuartusⅡ根據網(wǎng)表文件及設置的優(yōu)化約束條件進(jìn)行布線(xiàn)布局和優(yōu)化設計的適配，最后生成編程文件和仿真文件。
3 系統建模與仿真
根據DNLMS算法的思想，結合FPGA硬件設計的特點(diǎn)。
NLMS算法主要包括延時(shí)模塊，乘法模塊，加法模塊，除法模塊等。為了讓整個(gè)系統看起來(lái)清晰，降低原理圖的復雜性，也便于多次應用，本文將幾個(gè)多次使用的模塊封裝成子模塊。下面將對各個(gè)子模塊作簡(jiǎn)單的介紹。
根據算法的要求，每次新的數據x(n)輸入，數據T，S，M都需要重新更新一次，計算量大，消耗的乘法塊多。為了解決這個(gè)問(wèn)題。根據T，S，M的運算特點(diǎn)，每次更新只需要一個(gè)乘法塊和一次加法，就能完成8次乘法和一次加法的運算。具體子模塊如圖2所示。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論