基于SOPC 的1553B 總線(xiàn)接口邏輯設計

　　解碼模塊也可以分為三個(gè)部分，分別為同步字頭檢測、數據解碼、串并轉換與奇偶校驗。

　　這個(gè)過(guò)程與編碼模塊是類(lèi)似的。

　　4.2 消息處理模塊

　　消息處理模塊主要是接收來(lái)自 PC 機的命令，并且將運行結果上傳到PC 機。為了能夠快速完成系統的開(kāi)發(fā)，采用EDK 自帶的串口控制器IP Core。由于在Virtex-II Pro 開(kāi)發(fā)板上面已經(jīng)設計了與PC 機相連的RS232 串口，并且配有標準的DB-9 接口，因此只需要通過(guò)IPCore 16450-UART 控制器接收和發(fā)送數據即可實(shí)現系統與PC 機的消息處理功能。

　　4.3 PC 機和終端機程序設計

　　系統整個(gè)運行過(guò)程是，通過(guò)PC 機上的應用程序控制FPGA 是否開(kāi)始工作，如果FPGA開(kāi)始工作，則接收終端設備單片機發(fā)送來(lái)的并行數據，并根據用戶(hù)邏輯對數據進(jìn)行解析，并將數據送往編碼模塊，編碼后的數據經(jīng)過(guò)總線(xiàn)轉換器送到1553B 總線(xiàn)上，通過(guò)測試儀器接收分析。同時(shí)，FPGA 也可以接收來(lái)自總線(xiàn)上的數據，在解碼模塊的作用下，完成同步字頭檢測、數據解碼、串并轉換以及奇偶校驗等處理，然后根據用戶(hù)邏輯對數據進(jìn)行封裝并送給終端設備，終端設備接收到數據進(jìn)行存儲，并連同原始發(fā)送數據一起通過(guò)FPGA 上傳到PC機，以便對數據的正確性進(jìn)行判斷與驗證。對于PC 機程序在VC6.0 環(huán)境下采用C++語(yǔ)言開(kāi)發(fā)；終端設備單片機程序在Keil 編程環(huán)境，采用c51 語(yǔ)言開(kāi)發(fā)。由于PC 機和單片機程序只是為了驗證基于SOPC 開(kāi)發(fā)的1553B 接口邏輯，不是本文論述重點(diǎn)，這里不過(guò)多贅述。

　　5 測試結果及結論

　　本文采用基于 SOPC 的設計方法，完成了MIL-STD-1553B .接口邏輯的開(kāi)發(fā)，并且通過(guò)儀器對系統進(jìn)行了測試。圖3 是通過(guò)Tektronix 公司的TDS3032B 型示波器測得的系統輸出的數據波形。測試結果表明，系統能夠正確的接收和發(fā)送符合1553B 總線(xiàn)接口協(xié)議的數據，工作穩定可靠。

　　本文作者創(chuàng )新點(diǎn)：將 SOPC 技術(shù)應用于1553B 總線(xiàn)接口邏輯的開(kāi)發(fā)中，使系統設計簡(jiǎn)單，配置更靈活，易于擴展，從而擺脫了1553B 總線(xiàn)控制器依賴(lài)于國外進(jìn)口芯片的束縛，具有良好的軍事和經(jīng)濟效益。初步預測項目經(jīng)濟效益約為300 萬(wàn)元。