SRAM在網(wǎng)絡(luò )中的應用

　　* 源端口

　　* 目的端口

　　*第三層協(xié)議類(lèi)型

　　*服務(wù)類(lèi)型

　　NetFlow僅負責捕獲入站通信量，因此，通常需要在鏈路的兩端均安放儀表。目前，NetFlow是以采用特殊算法的軟件來(lái)實(shí)現的，并把數據存儲于QDR SRAM之中。由于NetFlow是一種需要滿(mǎn)足一定線(xiàn)路速率的新技術(shù)，因此它是采用QDR來(lái)實(shí)現的。如今，可實(shí)現40Gbps56Gbps數據速率的下一代路由器/交換機的大多數供應商都把目光集中在了具有250MHz300MHz操作速度的QDR SRAM上。隨著(zhù)數據速率的增加，SRAM的速度指標變得愈發(fā)重要。

　　計數器

　　在每一種網(wǎng)絡(luò )應用中，始終需要保持量度(metrics)。計數器是跟蹤網(wǎng)絡(luò )活動(dòng)所必需的。對于每種網(wǎng)絡(luò )協(xié)議而言，都需要跟蹤一種特定的量度。例如：在IP層(第三層)，通常設置了用于顯示以數據報形式發(fā)送的網(wǎng)絡(luò )通信量的數據報/秒計數器。這些數據報一般都是廣播信息包，因此，為了減少廣播通信量，了解哪些服務(wù)和處理采用了數據報是很有必要的。該信息可通過(guò)數據報計數器獲得。在TCP(即第4層)中，一個(gè)相似的計數器是TCP段/秒計數器，它能夠提供網(wǎng)絡(luò )接收和發(fā)送的TCP段的總數。此外，每個(gè)網(wǎng)絡(luò )都保留了誤差計數器，用于跟蹤檢測到的傳輸誤差和沖突的數量。大體而言，每個(gè)網(wǎng)絡(luò )所需的計數器數量的增加將被視作網(wǎng)絡(luò )緩沖空間不足的表現。

　　統計

　　除了NetFlow之外，有些供應商還把帳單編制和診斷作為統計以單獨的系統來(lái)實(shí)現。例如，在服務(wù)提供商的網(wǎng)絡(luò )中，帳單編制形成了一個(gè)非常重要的量度。每一個(gè)客戶(hù)的網(wǎng)絡(luò )使用記錄都應加以保存，以獲得該客戶(hù)的記帳信息。統計信息可以按照每個(gè)數據流或每個(gè)聚合組來(lái)存儲。在統計緩沖器中，對于存儲器的選擇來(lái)說(shuō)，延遲和突發(fā)操作是重要的決定因素。在包處理過(guò)程中，需要對統計數據進(jìn)行快速存取，因此，低延遲是至關(guān)重要的。而且，由于統計數據的位數往往不是很大，應優(yōu)先選擇采用短突發(fā)操作或無(wú)突發(fā)操作的SRAM。

　　與計數器相似，在大多數客戶(hù)系統中，統計都是借助類(lèi)似的數學(xué)算法和存儲于DDR SRAM中的數據來(lái)實(shí)現的。對計數器用SRAM的所有速度和存儲密度規格的要求也適用于統計SRAM。

　　包緩沖器

　　包緩沖存儲器通常被用于在包處理過(guò)程中對輸出端口和交換機結構中的信息包進(jìn)行緩沖。在標準線(xiàn)卡中，包處理器具有一個(gè)包緩沖器，在該緩沖器中，信息包的內容將在執行包信頭處理的同時(shí)被存儲。包緩沖存儲器中的決定因素是ASIC/NPU的速度以及線(xiàn)路速率。運行速度較慢的ASIC需要存儲密度較大的緩沖存儲器。緩沖存儲器還取決于線(xiàn)卡所提供的服務(wù)類(lèi)型。如果執行的是較為復雜的服務(wù)，則ASIC通常需要更多的時(shí)間來(lái)處理信息包，因而必須進(jìn)行更多的緩沖處理。ASIC設計或NPU的選擇還決定了包括突發(fā)操作和I/O寬度要求在內的其它特性。對于其中的某些應用而言，延遲是至關(guān)重要的指標。在這樣的場(chǎng)合中，應選擇具有較低延遲的包緩沖器。所以，這樣的設計通常把QDR或DDR SRAM(而不是DRAM)用于包緩沖。然而，有些應用需要一個(gè)較深的包緩沖器，ASIC需要執行更多的操作。此時(shí)，最為經(jīng)濟的解決方案是采用DRAM來(lái)實(shí)現該功能。因此，在實(shí)現包緩沖器的過(guò)程中，始終需要進(jìn)行權衡。目前，線(xiàn)卡的設計目標是實(shí)現更高的速度并處理更多的信息包。這意味著(zhù)包緩沖處理器應當兼具深度和速度。針對這種要求，采用QDR SRAM來(lái)實(shí)現將是理想的解決方案。

　　隊列管理/通信量規整

　　隊列管理器負責確保接收到的信息包是否符合通信契約。隊列管理器的工作內容包括在與契約進(jìn)行比照之后對信息包進(jìn)行標注。每個(gè)線(xiàn)卡接口都擁有一個(gè)輸入隊列(輸入信息包將被置于該隊列之上，以等待路由選擇處理器的處理)和一個(gè)輸出隊列(路由選擇處理器把即將在接口上發(fā)送的待發(fā)信息包置于該隊列上)。在某些場(chǎng)合，客戶(hù)可通過(guò)實(shí)現計數器來(lái)管理這些隊列(根據處理能力來(lái)管理輸入信息包的流動(dòng))。由于該應用對速度的需求更甚于對密度的需求，且讀/寫(xiě)比例幾乎為1，因此，QDR SRAM 將是其理想選擇。

　　動(dòng)態(tài)存儲器分配

　　在線(xiàn)卡上，通常存在幾組面向不同應用的存儲器。這往往會(huì )增加電路板上的存儲芯片數量以及同一個(gè)設計中所使用的存儲器類(lèi)型。如今，設計師在著(zhù)手實(shí)現存儲分配器時(shí)采用的是SRAM，以管理可用的存儲器組。該存儲分配器SRAM負責存儲所有存儲器組的地址規范，并根據請求向提出請求的應用提供對一組特定存儲器的存取。這使得設計師能夠在不同的應用之間共用同一組存儲芯片，而不會(huì )發(fā)生請求沖突。該應用要求對SRAM進(jìn)行快速存取，而且幾乎都是讀操作較多而寫(xiě)操作較少。因此，對于該場(chǎng)合而言，最合適的選擇是DDR SRAM。

　　結語(yǔ)

　　新型網(wǎng)絡(luò )應用為QDR和DDR SRAM贏(yíng)得設計機會(huì )敞開(kāi)了多扇大門(mén)。由于目前這一代具有300MHz(DDR)速度和72Mb數據存儲空間的QDRII/DDRII SRAM能夠滿(mǎn)足下一代40Gbps56Gbps路由器/交換機的全部要求，因此，大部分網(wǎng)絡(luò )應用都在緩慢地向采用QDR/DDR SRAM過(guò)渡。此外，由于這些路由器/交換機達到了下一個(gè)節點(diǎn)(80Gbps線(xiàn)路速率)水平，所以，QDRII+/DDRII+和 QDRIII/DDRIII SRAM可實(shí)現更高的速度和存儲密度。除了速度和存儲密度之外，QDRII+/DDRII+還具有諸多旨在實(shí)現簡(jiǎn)易型PCB和系統設計的特點(diǎn)。