基于SOPC的DDS信號發(fā)生器設計

　　1. 2 D/ A 轉換器

　　從DDS 核輸出的是一個(gè)數字信號，需要將數字信號轉換成模擬信號，才能便于觀(guān)察。DAC 有電壓和電流輸出兩種，其輸出的信號并不能真正連續可變，而是以其絕對分辨率為最小單位，所以它的輸出實(shí)際上是一個(gè)階梯模擬信號，所以需要將D/ A 輸出的信號通過(guò)低通濾波器平滑后得到純凈的模擬信號。在該設計中用到型號為AD9742 的D/ A 轉換器，AD9742 是具有12 位、低功耗、轉換速度可達到100 Mb/ s 的D/ A 轉換器。

　　1. 3 基于SOPC 的硬件架構

　　系統開(kāi)發(fā)包括硬件部分和軟件部分，而硬件部分是由SOPC 開(kāi)發(fā)工具搭建而成。SOPC Builder 生成NIOS 嵌入式處理器，NIOS 嵌入式處理器開(kāi)發(fā)工具允許用戶(hù)配置多個(gè)CPU ，在標準庫中添加外圍電路，也可以由用戶(hù)自定義外設，綜合處理自定義系統，這樣使設計變得更加靈活。

　　打開(kāi)SOPC Builder 后分別添加CPU，PIO 輸入( 10 個(gè)按鍵用作頻率字的輸入、1 個(gè)按鍵用作確認、4 個(gè)按鍵用作波形的選擇) ，存儲器( FLASH，SRAM 和SDRAM) ,PIO 輸出( 10 位作為ROM 的地址、2 位作為ROM 塊的選擇、7 位為LED 段碼、1 位為LED 的選通端) 和定時(shí)器。所有組件添加完后的硬件架構圖如圖3 所示。

　圖3 SOPC 硬件架構圖

　　SOPC Builder 生成之后，在Quartus 軟件中可以添加生成之后的CPU 模塊，而DDS 模塊是用VHDL 語(yǔ)言編寫(xiě)而成，DDS 模塊圖如圖4 所示。其中的ROM 大小為12 1 024，共設置4 塊ROM 分別存儲正弦波、方波、三角波、鋸齒波。波形數據是由Mat lab軟件計算出來(lái)的，并將數據以. mif 文件格式存儲。累加器的輸出為波形存儲器的地址，進(jìn)行波形的相位 幅值轉換后，作為輸出的波形的幅值。10 位的尋址ROM 相當于將一個(gè)周期的信號進(jìn)行離散化，形成具有1 024 個(gè)樣值的序列。累加器產(chǎn)生的地址通過(guò)波形的地址分配讀取不同存儲器中的數據，然后將讀出來(lái)的數據經(jīng)過(guò)D/ A 轉換器，轉換成模擬信號輸出。

圖4 DDS 模塊圖

　　2 軟件設計

　　NIOS 完整的開(kāi)發(fā)環(huán)境是NIOS 處理器與用戶(hù)的接口界面。使用NIOS IDE 可以完成所有的軟件開(kāi)發(fā)任務(wù)，包括程序的編輯，編譯和調試。硬件提取層( HAL) 支持通用I/ O 器件，可以通過(guò)編寫(xiě)標準C 程序訪(fǎng)問(wèn)硬件，HA L 減少了對硬件寄存器的訪(fǎng)問(wèn)，直接與外圍器件進(jìn)行通信或控制。不同的外圍硬件需要不同程度的HAL 的支持，需要運行HAL 的軟件驅動(dòng)器。DDS 系統控制在NIOS IDE 環(huán)境下用標準C 語(yǔ)言實(shí)現，通過(guò)編寫(xiě)代碼、編譯、鏈接、調試、下載幾個(gè)步驟完成整個(gè)設計。

　　打開(kāi)IDE 開(kāi)發(fā)環(huán)境后，第一步需要做的就是新建一個(gè)工程，將SOPC Builder 生成的. ptf 添加之后，系統根據該硬件的地址分配情況自動(dòng)生成相應的頭文件，該頭文件定義了各個(gè)組件的基地址。當SOPC 系統發(fā)生變化，IDE 將在用戶(hù)編譯和運行應用程序時(shí)重新對HAL 進(jìn)行編譯。整個(gè)軟件編寫(xiě)的流程圖如圖5 所示。

圖5 軟件流程圖

　　3 系統調試過(guò)程與結果