基于A(yíng)D9954的多模式調制器的設計

軟件無(wú)線(xiàn)電是近年來(lái)提出的一種新的無(wú)線(xiàn)通信體系結構。它最初起源于軍事通信，是以開(kāi)放的、可擴展的、結構最簡(jiǎn)的硬件為通用平臺，把盡可能多的功能用可升級、可替換的軟件來(lái)實(shí)現。軟件無(wú)線(xiàn)電的出現大大減小了硬件對通信系統的束縛，通過(guò)加載軟件就可以實(shí)現各種無(wú)線(xiàn)通信功能。
如何產(chǎn)生多種調制信號，一直是大家討論和關(guān)注的熱點(diǎn)。本文提出的方案就是基于超高速、先進(jìn)DDS技術(shù)的數字中頻處理技術(shù)的方法，利用美AD公司推出的AD9954構建一個(gè)硬件平臺，結合相應的數字處理軟件和控制軟件，獲得多種調制信號。一方面由于體積變小，使用起來(lái)很方便，另一方面也大大降低了成本。

1 DDS的原理介紹
直接數字頻率合成器DDS是近年來(lái)發(fā)展起來(lái)的一種新的基于查找表的頻率合成技術(shù)。典型的DDS由相位累加器、ROM波形存儲表、D／A轉換器(Digital-to-AnalogConverter，DAC)和低通濾波器(LoW Passed Filter，LPF)組成，如圖1所示。

相位累加器由N位加法器與N位累加寄存器級聯(lián)構成。每來(lái)一個(gè)時(shí)鐘脈沖fs，加法器將頻率控制字FTW與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的數據輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數據反饋到加法器的輸入端，使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對頻率控制字進(jìn)行線(xiàn)性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加1次，相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。
用相位累加器輸出的數據作為波形存儲(ROM)的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出，完成相位到幅值轉換。波形存儲器的輸出送到D／A轉換器，D／A轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。
若相位累加器的位數為N．改變頻率控制字FTW或參考時(shí)鐘fs，就可以改變輸出頻率fo：

DDS在相對帶寬、頻率轉換時(shí)間、高分辨率、相位連續性、正交輸出以及集成化等一系列性能指標方面遠遠超過(guò)了傳統頻率合成技術(shù)所能達到的水平，為系統提供了優(yōu)于模擬信號源的性能。

2 AD9954芯片的介紹
2．1 AD9954的主要性能特性
1)DDS采樣率可達400 MSPS；2)內置14位DAC；3)32位相位累加器；4)波特率達25 M的SPI接口；5)內置1 024x32位RAM，可實(shí)現內部調制；6)內部采用1．8 V供電，超低功耗；7)可自動(dòng)線(xiàn)性和非線(xiàn)性?huà)哳l。
2．2 AD9954的原理及工作過(guò)程
AD9954是采用先進(jìn)的DDS技術(shù)開(kāi)發(fā)的高集成度DDS器件。該芯片的速度是業(yè)界第一個(gè)時(shí)鐘達到400 MHz，合成技術(shù)高達160 MHz，功耗200 mW。以前產(chǎn)品的合成頻率只有120 MHz且功耗卻有2 W。它能使設計者采用DDS在功率敏感的應用中在更高頻率輸出進(jìn)行快速跳頻。
AD9954作為新型DDS系列的旗艦產(chǎn)品，內置高速、高性能14位DAC，它內含1 024x32靜態(tài)RAM，可實(shí)現高速調制，并支持幾種快速掃頻模式和精細的調諧分辨率(32位頻率調諧字)?？商峁┳远x的線(xiàn)性?huà)哳l操作模式，采用自動(dòng)線(xiàn)性和非線(xiàn)性?huà)呙韫δ軄?lái)控制頻率調諧和相位，其中頻率調諧和控制字通過(guò)串行I／O口加載到AD9954，可實(shí)現多片同步。

3 系統設計原理框圖
多種調制信號平臺由TI的430單片機、Altera公司的FPGA、AD公司的AD9954、外圍的濾波和整形電路搭建而成。其中以AD9954為核心元器件來(lái)產(chǎn)生原始的所需波形，如圖2所示。

通過(guò)MCU控制FPGA的調制類(lèi)型狀態(tài)和DDS調制芯片的寄存器數值，完成利用人機界面對整體電路的控制和配置過(guò)程。FPGA將A／D轉換過(guò)后的基帶信號通過(guò)確定的調制方式再經(jīng)相應的轉換送入DDS調制IC中。DDS的輸出信號經(jīng)功率放大后再進(jìn)行輸出。
AD9954的串口與FPGA相連，FPGA通過(guò)AD9954的CS、SCLK、SDIO和SDO管腳向AD9954寫(xiě)入數據和控制字。首先設置特定的寄存器控制字，允許RAM工作，接著(zhù)將RAM輸出作為相位累加器的輸入給芯片提供頻率轉換字，然后寫(xiě)好RAM段控制寄存器的值，定義起始地址、終止地址并選擇工作模式。例如，在RAM地址256～511中寫(xiě)入計算好的頻率值，主要操作過(guò)程如下：
1)允許RAM操作，清除CFR30>；2)選擇模式5即連續循環(huán)模式；3)選擇RAM段1，PS0=1，PS1=0；4)指令字節為00001001；5)定義通信階段的通信周期數為256，把數據寫(xiě)入RAM存儲器地址256～511中：6)改變I／O UPDATE啟動(dòng)模式工作。本系統可由地址的變化速率來(lái)計算調制速度，地址變化速率RAM段控制寄存器中的地址變化率控制字決定，其值的范圍是1～65 535，定義的時(shí)間是SYNC_CLK的周期數。由于SYNC_CLK最大為100 MHz，從而決定了地址變化率控制字為1時(shí)能定義的最快速度為100 MHz，假設一個(gè)波形要采集256個(gè)點(diǎn)，那么調制速度為100 MHz／256=400 kHz；如果采樣點(diǎn)為100個(gè)，則調制速度可達100 MHz／100=1 MHz。由于A(yíng)D9954產(chǎn)生的調制波形采樣點(diǎn)多，采樣時(shí)間精確，因此波形性能較好。

4 輸出信號介紹及設置AD9954中的寄存器
4．1 正弦信號
正弦波信號廣泛地應用于通信系統中，它可以作為載波信號來(lái)進(jìn)行數字系統的調制，這不僅僅是因為它容易產(chǎn)生，最主要的是它便于接收并且形式簡(jiǎn)單。其數學(xué)表達式為：

平臺上的實(shí)現：AD9954首先通過(guò)關(guān)閉RAM模式和線(xiàn)性?huà)哳l模式來(lái)實(shí)現單頻模式，然后設置頻率字設置寄存器1來(lái)實(shí)現要獲得的頻率。它的頻率計算公式如下：

4．2 線(xiàn)性調頻信號
線(xiàn)性調頻信號是一種發(fā)射脈沖信號在信息脈沖持續時(shí)間T內作線(xiàn)性變化，其瞬時(shí)頻率隨時(shí)間線(xiàn)性變化。這種信號的產(chǎn)生可以由一個(gè)鋸齒波控制壓控振蕩器實(shí)現，振蕩頻率隨鋸齒波而變化，因此脈沖信號的載頻從原來(lái)單一頻率展寬為一個(gè)頻帶?？梢杂靡韵卤磉_式來(lái)說(shuō)明這個(gè)過(guò)程：