基于固態(tài)存儲技術(shù)的DRFM設計
加入技術(shù)交流群
該設計的高速DAC擬采用美信公司的高速DAC——MAX5887。MAX5887是先進(jìn)的14位、500MS／s數／模轉換器(DAC)，設計用于滿(mǎn)足要求性能苛刻的信號合成應用。該DAC工作于3．3 V單電源，提供優(yōu)越的動(dòng)態(tài)性能，如76 dBc的無(wú)雜散動(dòng)態(tài)范圍(SFDR)(Fout=30 MHz時(shí))。MAX5887具有集成的1．2 V帶隙基準和控制放大器，以保證高精度和低噪聲特性。此外，單獨的基準輸入允許用戶(hù)外接基準，以獲得最大的靈活性和提高增益精度。該設計為提高D／A轉換器的性能，采用精密的、低壓差、微功耗電壓基準、溫度系數低至5 ppm／℃(最大值)的MAX6161來(lái)為MAX5 887提高參考。
2．3 固態(tài)存儲模塊設計
數字射頻存儲器的一個(gè)技術(shù)難點(diǎn)就是實(shí)現大容量高速數據的存儲與讀取。而固態(tài)電子硬盤(pán)在存儲容量和存取速度方面都能滿(mǎn)足該設計的需求。固態(tài)電子硬盤(pán)卡以FPGA為控制核心，以FLASH為存儲介質(zhì)，板上采用兩片型號為XC3S5000 FPGA，每片FPGA控制36片NAND FLASH，其結構如圖4所示。每片FLASH128 MB，合計約9．2 GB容量。本文引用地址：http://dyxdggzs.com/article/156272.htm
外部數據流以L(fǎng)VDS的方式通過(guò)C96接口傳入固態(tài)電子硬盤(pán)，以I／O方式把數據從固態(tài)電子硬盤(pán)讀出。兩片FPGA之間通過(guò)普通I／O互聯(lián)，A片FPGA負責數據接收以及兩片FPGA之間的數據分配。這樣就解決了存取速度和存儲容量的問(wèn)題。
3 結語(yǔ)
本文采用基于PXIE的模塊化設計，在工程應用領(lǐng)域具有更大的靈活性，系統完成了包括中頻信號采集模塊、中頻信號還原模塊和固態(tài)存儲模塊等電路的設計。中頻采集模塊采用6路采樣率為250 MHz、采樣精度為14位的高速A／D進(jìn)行采樣，中頻還原模塊采用6路采樣率為500 MHz、精度為14位的高速DAC進(jìn)行數／模轉換。為了提高存取速度和存儲深度，系統采用了固態(tài)電子硬盤(pán)作為存儲介質(zhì)。與傳統的DRFM相比，
PXIE技術(shù)的應用使系統具有更高的靈活性，可以在對其中的一個(gè)或幾個(gè)模塊進(jìn)行單獨更換或改進(jìn)，具有更高的通用性。固態(tài)存儲技術(shù)的應用，大大提高了系統的存取速度，為進(jìn)一步提高DRFM的性能提供了重要參考和奠定了堅實(shí)的基礎。
評論