SOPC基礎上的數據采集系統設計

摘要：提出了一種基于SOPC技術(shù)的數據采集和存儲系統的解決方案。該系統通過(guò)在一片Xilinx公司Spartan 3E系列的FPGA芯片上配置micro-blaze軟核處理器、用戶(hù)自定義的數據采集與存儲接口邏輯、USB傳榆模塊和總線(xiàn)接口模塊來(lái)實(shí)現其硬件電路。該數據采集系統可同時(shí)對多種信號進(jìn)行測量，有較大的存儲容量。由于采用了SOPC技術(shù)，該系統具有設計靈活、集成度高，以及較小的體積和較低的功耗等優(yōu)點(diǎn)。

引言：隨著(zhù)集成電路的不斷發(fā)展，可編程邏輯器件FPGA因其功能強大，設計靈活，開(kāi)發(fā)周期短等特點(diǎn)，得到越來(lái)越廣泛的應用。于是片上可編程系統(System On Programmable Chip，SOPC)的設計方法也越來(lái)越受到重視。SOPC將微處理器、存儲器、定時(shí)器、通用I/O接口等系統設計必需的功能模塊以及用戶(hù)設計的有特定功能的模塊集成到一片可編程邏輯器件上，構建一個(gè)具備軟，硬件在系統可編程功能的可編程片上系統。這種非常靈活的電路設計方式使得對整個(gè)電路系統的裁減、擴充、升級變的很容易。這樣可以縮短電路設計的開(kāi)發(fā)周期，節省開(kāi)發(fā)成本。

1 系統總體結構

整個(gè)系統由xilinx公司的spartan3E高性能、低成本的90nm FPGA和一些外圍電路組成。主要有AD轉換器、FLASH存儲器、系統PROM配置電路和電源模塊等，其系統總體結構如圖1所示。

系統核心采用嵌入式技術(shù)，在一片芯片上實(shí)現，它包含Xilinx公司的一些標準總線(xiàn)IP核如中斷控制器，通用輸入輸出端口等模塊和帶有PLB總線(xiàn)接口的用戶(hù)自定義的數據采集與存儲IP核。其中用戶(hù)自定義的IP核是用VHDL語(yǔ)言設計的，它包含AD控制邏輯、FLASH控制邏輯、DMA傳輸控制邏輯和FIFO緩存模塊等。

整個(gè)系統設計可以分為硬件設計和軟件設計兩個(gè)部分。利用SOPC技術(shù)結合VHDL硬件描述語(yǔ)言，在芯片內部設計硬件控制系統；利用EDK(嵌入式開(kāi)發(fā)套件)為特定硬件配置自動(dòng)生成的軟件包結合C語(yǔ)言，設計基于Microblaze處理器的軟件控制程序。

2 系統結構

FPGA的硬件設計先確定要用的外部接口，然后進(jìn)行IP核設計，將IP核的邏輯功能映射到FPGA芯片上。其系統結構框圖如圖2所示。

2.1 AD轉換芯片

AD轉換器采用MAXIM公司的MAXIM1308芯片，它是12位模數轉換器(ADC)提供8個(gè)獨立輸入通道，獨立的采樣保持(T/H)電路為每個(gè)通道提供同時(shí)采樣，提供+5V輸入范圍，20MHz、12位雙向并行數據總線(xiàn)用來(lái)提供轉換結果，并可接受數字輸入來(lái)單獨配置每一通道的開(kāi)啟和關(guān)閉。

2.2 FLASH存儲器

FLASH存儲器芯片采用8片三星公司的K9XXG08UXA系列的NAND Flash存儲器，該存儲器是按頁(yè)進(jìn)行讀寫(xiě)按塊擦除，通過(guò)I/O管腳分時(shí)復用發(fā)送命令/地址/數據。每片的存儲容量為512MB。存儲過(guò)程使用流水線(xiàn)方式對數據進(jìn)行存儲。2.3 FPGA配置電路

Xilinx公司的FPGA器件是基于SRAM的內部結構，掉電后FPGA的內部邏輯丟失，因此外部需要一個(gè)配置芯片在每次上電時(shí)可以將配置數據加載到FPGA器件的內部SRAM中。配置芯片采用的是XCF04系列PROM串行配置芯片。當系統上電時(shí)，芯片以主動(dòng)配置方式來(lái)實(shí)現系統中FPGA的硬件配置。通過(guò)高速的串行接口，整個(gè)芯片的配置工作可以在很短的時(shí)間內完成。

2.4 系統電源模塊

電源模塊的設計不僅需要為器件提供各種高性能的功率輸出，還要包括選擇合適的旁路、去耦電容，以濾除各種干擾信號，保證系統的穩定工作。Xilinx公司Spartan-3E XC3S500E FPGA需要三種電壓供電才能正常工作：VCCAUX：1.2V±5%，VCCAUX：2.5V±5%，VCCO：3.3V±5%。利用TI公司TPS75003芯片加上必要的外圍電路作為該系統的完整的電源解決方案。

2.5 USB接口芯片

USB芯片使用由FTDI公司推出的FT245R，該芯片主要完成USB串行總線(xiàn)和8位并行FIFO接口之間的相互協(xié)議轉換。整個(gè)USB通信協(xié)議全部由芯片自動(dòng)完成，無(wú)須考慮底層固件的編程。該芯片可以使用內部集成的時(shí)鐘電路進(jìn)行工作，也可以使用外部晶振，本系統中使用外部晶振。完全兼容USB2.0協(xié)議。它有256字節的接收緩沖區和128個(gè)發(fā)送緩沖區，可以進(jìn)行數據的大吞吐量操作。通過(guò)8位并行數據口D[0：7]和4位讀寫(xiě)狀態(tài)/控制口RXF、TXE、RD、WR就可實(shí)現與微控制器的數據交換。