基于吉比特收發(fā)器的時(shí)分復用通信系統設計

摘要：為了充分利用光信號的寬帶寬資源和提高信道利用率，完成線(xiàn)速率為2．5 Gb／s的多路信號高速傳輸，在FPCA上設計并實(shí)現了一種時(shí)分復用通信系統，并對其功能和性能進(jìn)行了測試與驗證。為了克服普通FPGA傳輸速率低于1 Gb／s的性能缺陷，選用了Xilinx內嵌了支持3．75 Gb／s最高傳輸速率的吉比特收發(fā)器的高速FPGA。最終測試結果表明，在短距離有線(xiàn)傳輸條件下，該系統成功實(shí)現了線(xiàn)速率為2．5 Gb／s的無(wú)誤碼的時(shí)分復用通信。
關(guān)鍵詞：高速傳輸；時(shí)分復用通信；FGPA；吉比特收發(fā)器；先傳輸

在高速串行通信中，很多基于吉比特收發(fā)器的系統已經(jīng)設計出來(lái)，并且解決光纖通信中若干技術(shù)上的關(guān)鍵問(wèn)題。
本文在此基礎上，提出了將吉比特收發(fā)器高速串行傳輸方式和時(shí)分復用方式結合起來(lái)，采用統計時(shí)分復用，設計出了一種線(xiàn)速率為2．5 Gb／s的多路信號的高速傳輸系統。該系統為星地之間需要傳輸大量數據，如視頻圖像、語(yǔ)音、控制指令等的激光通信實(shí)驗方案的實(shí)現提供了依據。
該系統在FFGA平臺上進(jìn)行設計的。由于要傳輸的數據量比較大，對帶寬的要求很高。因此，選用了Xilinx公司嵌入了吉比特收發(fā)器的FPGA，使該系統的線(xiàn)速率能夠達到2．5 Gb／s，實(shí)現高速通信。
該系統的主要難點(diǎn)在于如何實(shí)現吉比特高速信號的傳輸，這就要考慮到吉比特高速串行技術(shù)、阻抗匹配和信號反射、信號完整性等問(wèn)題。以下將對本系統的一些主要模塊進(jìn)行簡(jiǎn)要介紹。

1 系統總體設計
系統原理框圖如圖1所示。在發(fā)送端，多路電信號先各自通過(guò)FIFO(先入先出)緩存，再通過(guò)TDM復用器復用后通過(guò)MGT Tx(吉比特收發(fā)器發(fā)送端)進(jìn)行并串轉換，再通過(guò)SFP(光收發(fā)器，Small Form Pluggable)轉換成光信號，然后在光纖信道中傳輸。在接收端，接收到的光信號先通過(guò)SFP轉換成電信號，再通過(guò)MGT Rx(吉比特收發(fā)器接收端)進(jìn)行串并轉換，再通過(guò)TDM解復用器解復用，然后得到每一路的數據并送入FIFO進(jìn)行緩存，再恢復出各路電信號。這樣就完成了多路信號的高速復用傳輸。

2 吉比特收發(fā)器
由于現代通信以及各類(lèi)多媒體技術(shù)對帶寬的需求迅猛增長(cháng)，促使一系列基于差分、源同步、時(shí)鐘數據恢復(Clockand Data Recovery，CDR)等先進(jìn)技術(shù)的互連方式應運而生。在傳統設計中，單端互連方式易受干擾、噪聲的影響，傳輸速率最高只能達到200～250Mbit／s／ Line；在更高速率的接口設計中，多采用包含源同步時(shí)鐘的差分串行傳輸方式(如LVDS、LVPECL等)。但由于在傳輸過(guò)程中時(shí)鐘與數據分別發(fā)送，傳輸過(guò)程中各信號瞬時(shí)抖動(dòng)不一致，破壞了接收數據與時(shí)鐘之間的定時(shí)關(guān)系，因而傳輸速率很難超越1 Gbit／s／通道。因此迫切需要新的高速數據傳輸技術(shù)。
基于高速的需求和傳統技術(shù)的弊端，Xilinx公司推出了嵌入到FPGA的用于吉比特收發(fā)的Rocket I／O模塊。RocketI／O通過(guò)采用CDR(時(shí)鐘數據恢復，Clock and Data Recovery)、8B／10B編碼、預加重等可在線(xiàn)配置技術(shù)，減少了信號衰減和線(xiàn)路噪聲的影響，最高速率可達10 Gbit／s以上，可用于實(shí)現吉比特以太網(wǎng)、PCI—Express等常用接口。
Rocket I／O作為Xilinx FPGA芯片中內嵌的硬件模塊，并不是任何一款FPGA都提供的，只有在Virtex2 Pro以上的部分高端FPGA內部才具備。支持Rocket I／O的FPGA型號如表1所示。