基于高性能AD9640的抗干擾無(wú)線(xiàn)接收機設計

ADC布線(xiàn)

　　在PCB原理圖中，模擬地的網(wǎng)絡(luò )標號為AGND，數字地的網(wǎng)絡(luò )標號為GND。在將A/D轉換器的模擬地和數字地引腳連接在一起時(shí)，大多數的A/D轉換器是將AGND和DGND引腳通過(guò)最短的引線(xiàn)連接到同一個(gè)低阻抗的地上，任何與DGND連接的外部阻抗都會(huì )通過(guò)寄生電容將更多的數字噪聲耦合到芯片內部的模擬電路上。從而需要把A/D轉換器的AGND和DGND引腳都連接到模擬地上，但這種方法會(huì )產(chǎn)生諸如數字信號去耦電容的接地端應該接到模擬地還是數字地的問(wèn)題。

　　本設計的多通道接收機中A/D轉換器較多，如果在每一個(gè)A/D轉換器的下面都將模擬地和數字地連接在一起，則產(chǎn)生多點(diǎn)相連，模擬地和數字地之間的隔離就毫無(wú)意義。而如果不這樣連接，就又違反了廠(chǎng)商的要求。因此，最好的辦法是開(kāi)始時(shí)就用統一地，將統一的地分為模擬部分和數字部分。這樣的布局布線(xiàn)既滿(mǎn)足了ADC器件廠(chǎng)商對模擬地和數字地引腳低阻抗連接的要求，同時(shí)又不會(huì )形成環(huán)路天線(xiàn)或偶極天線(xiàn)而產(chǎn)生電磁兼容(EMC)問(wèn)題。本文中AD9640的PCB制版安排見(jiàn)圖3。

　接收機排版布線(xiàn)

　　本設計中，接收機布線(xiàn)堅持2W原則：布線(xiàn)寬度為W，線(xiàn)間距不小于2W。PCB電路板分為模擬層和數字層兩個(gè)部分，共12層，制版安排見(jiàn)圖2，布線(xiàn)安排設計如下。

　　(1)模/數布線(xiàn)和元件排版分離。高速信號位于優(yōu)質(zhì)布線(xiàn)層clk-digital component和signal_1，高速信號線(xiàn)同低速信號線(xiàn)盡量遠離，重要的低速信號線(xiàn)位于低速信號層signal_2 和signal_3。首先，保證關(guān)鍵高速時(shí)鐘和信號線(xiàn)布放于層clk-digital component和signal_1;然后保證關(guān)鍵低速信號線(xiàn)位于層signal_2 和signal_3;其次，低速信號線(xiàn)進(jìn)入高速布線(xiàn)層clk-digital component時(shí)應該遠離高速信號線(xiàn)(尤其是時(shí)鐘)，高速信號線(xiàn)進(jìn)入低速布線(xiàn)層signal_2 和signal_3應該遠離低速信號線(xiàn);最后，上述原則無(wú)法實(shí)施時(shí)應該增加布線(xiàn)層。

　　(2)PCB板下三層為模擬電路，上七層為數字電路;層clk-digital component布線(xiàn)64MHz時(shí)鐘;層signal_1布線(xiàn)64MHz數字信號，包括AD9640采樣64MHz高速數字信號;層signal_2 和signal_3布線(xiàn)小于64MHz的所有其它數字信號;將數字地GNDdigital2用多個(gè)過(guò)孔連接到GNDdigital1上，GNDdigital2僅僅為隔離模數兩個(gè)系統，保護模擬信號免受數字干擾。GNDdigital1作為電源+5V的數字地;GNDdigital2作為+1.8V、+2.5V、+3.3V的數字地。

　　(3)FPGA、穩壓片等所有核心元件位于頂層clk-digital component。

　　(4)各層敷銅接地方法：

　　● 層clk-digital component、signal_1、signal_2 、signal_3的大面積敷銅，并通過(guò)多個(gè)過(guò)孔連接到GNDdigital1;

　　● 層analog component的大面積敷銅，并通過(guò)多個(gè)過(guò)孔連接到GND analog。

　　(5)電源布線(xiàn)：電源線(xiàn)根據使用區域大面積填充，形成分割的電源平面。模擬電源平面PWRanalog分割為3.3V和5V兩個(gè)部分，數字電源平面PWRdigital分割為1.8V、2.5V、3.3V、5V四個(gè)部分。

　　實(shí)物制造及測試

　　圖4示出所設計的接收機實(shí)物圖，將其放置在一定的溫度、濕度和振動(dòng)壓力之下測試以檢查任何設計或工作的缺陷。

在本文設計接收機的調試過(guò)程中，用到儀器為：數字接口(Agilent N5102A)，矢量信號源(Agilent E8267D)，微波矢量分析儀(Agilent 89650A)，示波器(Tektronix TDS 3032B)，矢量信號分析儀(Agilent 89611A)，邏輯分析儀(Agilent 16900A)。上述儀器，對接收機測試的連接圖如圖5所示。

　　矢量信號源產(chǎn)生接收機需要的各種調制信號輸入到射頻前端，經(jīng)過(guò)測試可得，接收機體積小，性能穩定，且便于調試，實(shí)際ADC采樣速率為63.488MHz;進(jìn)入FPGA數據速率為7.936MHz;FPGA處理主時(shí)鐘速率為63.488MHz; 2~30MHz帶寬、-113dBm~-36dBm的通信信號被接收的平均誤碼率為：Pe10-5。因此，本接收機射頻前端抗干擾性強，電磁兼容性好，滿(mǎn)足設計要求。