基于DDS+PLL的跳頻信號源的設計

航空通信設備包括短波通信、超短波通信設備，短波、超短波通信設備又分為常規通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實(shí)現碼分多址等優(yōu)點(diǎn)被稱(chēng)為無(wú)線(xiàn)電通信的“殺手锏”。為提高新裝備維護、保障能力，急需研制一種寬頻帶、調速高、抗干擾能力強、可擴展性好的跳頻通信檢測系統。

　　通過(guò)分析測試需求，提出了基于“DDS+PLL”來(lái)實(shí)現跳頻信號源的設計方法，試驗結果表明該信號源具有頻率穩定度高、頻率分辨率高、頻率轉換時(shí)間短、改變頻率方便等優(yōu)點(diǎn)。

　　1 硬件電路設計

　　航空通信設備是一個(gè)快速發(fā)展的領(lǐng)域，通信設備存在著(zhù)種類(lèi)繁多、型號復雜的現狀，為達到跳頻測試系統的可靠性、抗干擾性、可移植性，尤其是可擴展性設計要求，在設計信號源時(shí)還要綜合考慮不同跳速航空通信設備的測試問(wèn)題，對于目前跳頻信號源對兩種常用的基于DDS和基于PLL的方案進(jìn)行對比，基于DDS的跳頻信號源具有頻率分辨率高的優(yōu)點(diǎn)，但是最高工作頻率一般小于100 MHz，不能滿(mǎn)足超短波通信的需要;而基于PLL的跳頻信號源具有工作頻率高的優(yōu)點(diǎn)，但是頻率分辨率卻比較低，這兩種方案都不能滿(mǎn)足跳頻信號源的測試需求，為達到測試要求，通過(guò)比較各種方案的優(yōu)缺點(diǎn)。最終選擇這兩種方案的這種，采用基于“DDS+PLL”的方法來(lái)實(shí)現跳頻信號源設計，跳頻信號源電路原理如圖1所示。

　　跳頻信號源主要由DDS合成器、2個(gè)PLL以及控制電路和濾波電路組成。其中DDS合成器與一個(gè)PLL形成第1本振信號，另一個(gè)PLL得到第2個(gè)本振信號?？刂齐娐分饕瓿珊铣深l率所需要的控制碼和控制邏輯，濾波電路則濾除一本振和二本振的干擾，提高信號的頻譜純度。

　　1.1 工作原理

　　由主控制器輸入片選信號CS(低電平有效)、模式控制信號MDl～MD4，這些信號通過(guò)74HC573得到相應的控制信號，包括波段控制碼、第一本振數據載入、第二本振數據載入以及DDS控制碼。

　　第一本振振蕩器用來(lái)提供信道所需要的混頻信號。該部分由DDS和鎖相環(huán)構成，鎖相環(huán)采用MCl45158，其內部由選擇參考分頻比、可編程頻率分頻電路、相位檢測器和數字式分頻器組成，相位檢測器輸出的信號分別為φr，和φv，它們反映已分頻的標準信號和已分頻的VCO頻率之間的相位關(guān)系，當2個(gè)信號頻率相等時(shí)，即本地處于鎖定狀態(tài)，φr和φv都有很窄的負脈沖出現;如果VCO的輸出頻率fv大于參考頻率fr，或者相位超前，φv出現負脈沖;如果VCO頻率小于參考頻率，或者相位滯后，φr輸出負脈沖。當兩者的頻率和相位相同時(shí)，φr、φv輸出同為高電平，這時(shí)環(huán)路達到穩定，也稱(chēng)環(huán)路的鎖定狀態(tài)，φr、φv與fr、fv之間的關(guān)系如圖2所示。

　　1.2 跳頻控制碼

　　跳頻碼信號是控制通信設備工作頻率的信號，某通信設備在100～400MHz頻率范圍內工作，而在跳頻方式下工作時(shí)，某一時(shí)刻只能工作在某一工作頻道上，頻率碼就是控制通信設備工作頻道的信號。不同的頻道需要通信設備內部的頻率合成器提供不同的頻率，要想完成對通信設備跳頻性能的檢測，就需要產(chǎn)生相應的頻率控制碼。在本設計中，頻率合成采用了“DDS+PLL”為核心來(lái)實(shí)現跳頻信號源的設計，鎖相環(huán)采用MCl45158，DDS采用AD9850，根據鎖相環(huán)輸出頻率的關(guān)系，可以得出一本振輸出頻率f1

　　式中，R1、N1、A1為分頻系數，通過(guò)三線(xiàn)串行碼來(lái)實(shí)現頻率碼的改變;fDDS_O為DDS的輸出頻率，fDDS_i為DDS晶振振蕩頻率。該頻率控制通信設備的工作頻率實(shí)際上就是控制通信設備內部的頻率合成器輸出相應的頻率。

　　二本振信號的產(chǎn)生和一本振有所不同，它的產(chǎn)生主要由MCl45158鎖相環(huán)實(shí)現，其參考頻率和DDS的參考頻率相同，這樣保證了整個(gè)頻率合成器頻率穩定度，由于鎖相環(huán)采用與鎖相環(huán)路I的鎖相環(huán)相同，因此當環(huán)路達到穩定時(shí)，第二本振輸出頻率為：

　　式中，N2、R2、A2為鎖相環(huán)路Ⅱ的分頻系數，fDDS_i是DDS的晶體振蕩器的頻率。

　　一本振和二本振輸出的高頻信號經(jīng)過(guò)混頻后得到某一時(shí)刻跳頻信號的輸出，該信號經(jīng)過(guò)射頻信號調理電路處理后輸出到待測設備，實(shí)現待測設備所需要的激勵信號。

　　2 軟件設計

　　如果說(shuō)基于“DDS+PLL”硬件實(shí)現方式是跳頻信號源的“骨架”，那跳頻信號源的“血肉”就是軟件;只有在軟件的配合下才有可能把跳頻信號源的作用發(fā)揮到最大。軟件系統采用模塊化編程，包括主程序、系統控制模塊、數據處理模塊以及通信模塊。以系統控制模塊中頻率合成流程圖為例簡(jiǎn)要說(shuō)明軟件流程，如圖3所示。