軍事系統的系統集成至關(guān)重要

圖 1中的架構是多內核 SoC 可作為網(wǎng)絡(luò )基礎設施解決方案的工作原理。SoC 中的多內核可用作實(shí)施網(wǎng)絡(luò )不同層的協(xié)處理器。此外，SoC 還具有內部共享存儲器和高速 I/O，可提供雷達、傳感器、單兵攜帶軍事裝備以及 UAV 等系統所需的存儲器及處理器間帶寬。

雷達和傳感器系統都可通過(guò)多內核 DSP SoC 獲得優(yōu)勢。這些應用可充分利用多內核的并行計算功能。除了雷達、信號智能以及視頻監控之外，多內核器件還可應用于影像穩定、目標跟蹤、飛行控制以及遙感勘測等應用領(lǐng)域。

此外，UAV 也是一個(gè)可通過(guò)系統集成獲得優(yōu)勢的領(lǐng)域。例如，小型 UAV 面臨的最嚴峻挑戰就是在降低 SWaP 的同時(shí)提高功能，為 UAV 有效負載系統實(shí)現自主控制。小型 UAV 這一術(shù)語(yǔ)是指二類(lèi)或三類(lèi) UAV，起飛重量在 21 至 1320 磅之間。UAV 系統運行遙感勘測、飛行控制、目標采集、監控、武器部署以及通信等多個(gè)應用。當前的 UAV 采用模塊化有效負載方法，可根據任務(wù)需要快速添加功能。新一代 UAV 則將實(shí)現無(wú)需修改有效負載就能轉移部署的功能。這種要求需要在 UAV 有效負載中添加更多功能，并降低 SWaP。

今天的 UAV 正在部署通信及計算子系統。新一代 UAV 應在統一計算架構或電路板上集成大量子系統。新一代 UAV 的設計可通過(guò)多內核及多處理器器件上支持的系統集成獲益。多內核與多處理器提供的高處理性能與低功耗可充分滿(mǎn)足電源受限系統的需求。這些電源受限設計更加注重多內核及多處理器支持的單位功耗 GFLOP 或 MIPS 性能，而不是單純的器件原始性能。目前 COTS 多內核或多處理器所支持的單位功耗 GFLOP 或 MISP 可充分滿(mǎn)足軍事系統的需求。

此外，UAV 最終用戶(hù)還需要更多的自主控制功能，也就是對從板載視頻、雷達、紅外攝像機以及傳感器向基地回傳情報的更高能力的更高需求。UAV 所采集情報的回傳是一項極具挑戰性的任務(wù)?；貍髦粱氐逆溌穾捠怯邢薜?，這就是說(shuō) UAV 自身必須進(jìn)行大部分傳感器、雷達及視頻捕獲信息的處理。例如，視頻系統應只捕獲關(guān)注區域的內容，把無(wú)用的其它影像刪掉。視頻捕獲后，信息應通過(guò)高質(zhì)量編解碼器傳輸，其可盡可能保持影像質(zhì)量并最小化帶寬使用。多內核或多處理器實(shí)施可為多個(gè)傳感器和天線(xiàn)提供統一處理電路板的優(yōu)勢。與此同時(shí)，它還可減少 UAV 中電子板的數量。此類(lèi)系統集成帶來(lái)的這些多內核及多處理器 SoC 的使用可為其它無(wú)人武器系統的開(kāi)發(fā)提供幫助。多內核或多處理器系統的高靈活性可實(shí)現在不同飛行器中部署相同基礎硬件平臺的應用。

除了雷達、傳感器系統以及 UAV 之外，單兵攜帶軍事裝備與手持系統也能受益于多內核或多處理器的系統集成。就便攜式單兵軍事手持設備而言，SWaP 至關(guān)重要。這種系統必須做到小型、輕量，才便于士兵隨身背負。系統功耗必須足夠低，才能使用電池工作 6 至 12 小時(shí)。單兵攜帶軍事裝備的軟件定義無(wú)線(xiàn)電 (SDR) 也能受益于多內核集成。SDR 的一種實(shí)施方案是使用通用處理器 (GPP) 配合 DSP。SDR 可使用 SoC 減小整體系統尺寸與功耗。另一個(gè)實(shí)例就是 SDR 使用多個(gè) DSP 支持多個(gè)復雜的軍用波形。

新一代以網(wǎng)絡(luò )中心的系統對嵌入式計算領(lǐng)域提出了嚴峻挑戰。當前的多內核 SoC 及多處理器可幫助設計人員應對新一代軍事系統的處理功能、通信帶寬、SWaP 以及無(wú)線(xiàn)通信需求。這些功能可確保所有士兵都能接收和使用更高分辨率、更高精度的信息，而前所未有的更快訪(fǎng)問(wèn)時(shí)間可幫助他們在充分了解情況的基礎上更快做出符合當前及可預見(jiàn)未來(lái)需要的決策。