多核設計競爭激烈異構架構漸行

　　隨著(zhù)各類(lèi)用戶(hù)對提升處理器性能的需求越來(lái)越強烈，多核這一始于服務(wù)器高端領(lǐng)域的技術(shù)開(kāi)始逐漸升溫；65納米技術(shù)的應用更是為多核走向個(gè)人電腦、消費電子等領(lǐng)域鋪平了道路。Intel公司現任CEO歐德寧在2004年秋天宣布，Intel公司將重心轉向多核處理器市場(chǎng)時(shí)，也正式揭開(kāi)了一場(chǎng)多核處理器新市場(chǎng)的序幕。Intel中國區市場(chǎng)總監洪力曾表示，2006年，雙核處理器將成為市場(chǎng)主流，非雙核產(chǎn)品將逐漸淡出。他預測，到2006年年底，雙核產(chǎn)品市場(chǎng)占有率有望超過(guò)非雙核產(chǎn)品。除Intel和多內核處理器的鼻祖Sun Microsystem外，IBM、AMD等眾多微處理器廠(chǎng)商也都相繼加入到了多核大戰之中。


　　架構變遷

　　簡(jiǎn)單地說(shuō)，多核處理器就是將多個(gè)計算內核集成在一個(gè)處理器中，從而提高計算能力。當系統中有很多處理器時(shí)，多個(gè)任務(wù)可以同時(shí)運行，這種方法可用來(lái)提高絕對性能或性?xún)r(jià)比。

　　而隨著(zhù)技術(shù)的成熟，多核處理器近兩年發(fā)生的一個(gè)最顯著(zhù)的變化就是架構的變遷——那就是多核架構從通用的對等設計遷移到“主核心+協(xié)處理器”的異構架構，即處理器中只有一個(gè)或數個(gè)通用核心承擔任務(wù)指派功能，而諸如協(xié)處理器、加速器和外設等功能都可以由專(zhuān)門(mén)的DSP硬件核心來(lái)完成，由此實(shí)現處理器執行效率和最終性能的最大化。

　　我們知道，Intel最初的四核處理器采用的就是對等設計，即每個(gè)內核地位相同。而在2005年的IDF技術(shù)峰會(huì )上，Intel對外公布了Many Core超多核發(fā)展藍圖。Many Core采用的就是“主核心+協(xié)處理器”的異構架構，其中的某一個(gè)或幾個(gè)內核可以被置換為若干數量的DSP邏輯，保留下來(lái)的X86核心執行所有的通用任務(wù)以及對特殊任務(wù)的分派。

　　而IBM、索尼和東芝等聯(lián)手為游戲打造的強大“細胞”芯片Cell正是這種新型異構架構的典范，它是一枚擁有9個(gè)硬件核心的多核處理器。在Cell芯片中，只有一個(gè)是IBM標準的Power處理器，其余8個(gè)內核都是為處理圖像而專(zhuān)門(mén)設計的、用于浮點(diǎn)運算的協(xié)處理器。其中，主處理器的主要職能就是負責任務(wù)的分配，實(shí)際的浮點(diǎn)運算工作都是由協(xié)處理器來(lái)完成。由于Cell中的協(xié)處理器只負責浮點(diǎn)運算任務(wù)，所需的運算規則非常簡(jiǎn)單，對應的電路邏輯同樣如此，只要CPU運行頻率足夠高，Cell就能夠獲得驚人的浮點(diǎn)效能。而由于電路邏輯簡(jiǎn)單，主處理器和協(xié)處理器都可以輕松工作在很高的頻率上——Cell起步頻率即達到4GHz就是最好的證明。在高效率的專(zhuān)用核心和高頻率的幫助下，Cell可以獲得高達256Gigaflops（2560億次浮點(diǎn)運算每秒）的浮點(diǎn)運算能力，接近超級計算機的水準，遠遠超越目前所有的X86和RISC處理器。這正是異構架構所帶來(lái)的好處、

　　在本期“嵌入式多核設計”專(zhuān)題中，TI和ARM的文章將分別就這種異構架構的多核設計和調試等問(wèn)題進(jìn)行探討。


　　需要多核嗎？

　　盡管眾廠(chǎng)商都在追捧多核處理器，但也有人對它提出質(zhì)疑。理論上，多核處理器架構具有無(wú)窮的可擴展性。如果有多余的內核，設計者總是想再增加一個(gè)。增加一個(gè)內核雖然會(huì )帶來(lái)性能提升，但SoC中增加的每個(gè)處理器內核都會(huì )增加芯片面積，因而MIPS科技更加看好多線(xiàn)程技術(shù)，公司科技工程副總裁Pat Hays博士說(shuō)：“多核技術(shù)并不能從根本上解決存儲器的瓶頸問(wèn)題，相反對于多核處理器，處理器多了以后，反而增加了面積和功耗。就共享存儲而言，我們更傾向于多線(xiàn)程技術(shù)。在多線(xiàn)程處理器中，當一個(gè)線(xiàn)程停止時(shí)，其它線(xiàn)程立刻進(jìn)入流水線(xiàn)開(kāi)始執行，使應用吞吐能力顯著(zhù)增加?！?

　　Pat Hays博士認為，從面積和能量效率的角度來(lái)說(shuō)，最理想的 SoC 處理器解決方案應當使用多線(xiàn)程內核作為最基本的處理單元，如果應用需要比單內核所提供的更高的性能，可在多核配置中復制這些單元。

　　TI公司軟件與開(kāi)發(fā)工具工程師Bruce Lee也認為，多核處理器并不適合所有場(chǎng)合。他說(shuō)，隨著(zhù)處理器功能日益增多，某些多內核設計可以回退到較傳統的單內核設計，如單個(gè) DSP、GPP或 FPGA。而且，多內核 SoC 可能并不適合單功能設備，如：無(wú)線(xiàn)電監控設備 (radio control watch) 或助聽(tīng)器。此外，對于那些不需要過(guò)多考慮功耗問(wèn)題的產(chǎn)品，設計人員一般會(huì )提高時(shí)鐘頻率，以便獲得執行單內核處理的各種任務(wù)所需要的處理功率，而不一定要用多核產(chǎn)品。