基于Multisim的數字鐘實(shí)驗電路的設計與仿真

在電子技術(shù)實(shí)驗教學(xué)中，構建學(xué)生的電路設計理念，提高學(xué)生的電路設計能力，是教學(xué)的根本目的和核心內容。數字鐘電路的設計和仿真，涉及模擬電子技術(shù)、數字電子技術(shù)等多方面知識，能夠體現實(shí)驗者的理論功底和設計水平，是電子設計和仿真教學(xué)的典型案例。文中采用了555 定時(shí)器電路、計數電路、譯碼電路、顯示電路和時(shí)鐘校正電路，來(lái)實(shí)現該電路。

　　1 系統設計方案

　　數字鐘由振蕩器、分頻器、計時(shí)電路、譯碼顯示電路等組成[1-3].振蕩器是數字鐘的核心，提供一定頻率的方波信號；分頻器的作用是進(jìn)行頻率變換，產(chǎn)生頻率為1 Hz 的秒信號，作為是整個(gè)系統的時(shí)基信號； 計時(shí)電路是將時(shí)基信號進(jìn)行計數；譯碼顯示電路的作用是顯示時(shí)、分、秒時(shí)間；校正電路用來(lái)對時(shí)、分進(jìn)行校對調整。其總體結構圖，如圖1 所示。

　　2 子系統的實(shí)現

　　2.1 振蕩器

　　本系統的振蕩器采用由555 定時(shí)器與RC 組成的多諧振蕩器來(lái)實(shí)現， 如圖2 所示即為產(chǎn)生1 kHz 時(shí)鐘信號的電路圖。此多諧振蕩器雖然產(chǎn)生的脈沖誤差較大，但設計方案快捷、易于實(shí)現、受電源電壓和溫度變化的影響很小[4].

　　2.2 分頻器

　　由于振蕩器產(chǎn)生的頻率高， 要得到標準的秒信號，就需要對所得到的信號進(jìn)行分頻。在此電路中，分頻器的功能主要有兩個(gè)：1） 產(chǎn)生標準脈沖信號；2） 提供電路工作需要的信號，比如擴展電路需要的信號。通常實(shí)現分頻器的電路是計數器電路，選擇74LS160 十進(jìn)制計數器來(lái)完成上述功能[5].如圖3 所示，555 定時(shí)器產(chǎn)生1 kHz 的信號，經(jīng)過(guò)3 次1/10 分頻后得到1 Hz 的脈沖信號， 為秒個(gè)位提供標準秒脈沖信號。

　　2.3 時(shí)間計數器

　　計數器是一種計算輸入脈沖的時(shí)序邏輯網(wǎng)絡(luò )，被計數的輸入信號就是時(shí)序網(wǎng)絡(luò )的時(shí)鐘脈沖，它不僅可以計數而且還可以用來(lái)完成其它特定的邏輯功能，如測量、定時(shí)控制、數字運算等等。

　　本部分的設計仍采用74LS160 作為時(shí)間計數器來(lái)實(shí)現時(shí)間計數單元的計數功能。時(shí)間計數器由秒個(gè)位和秒十位計數器、分個(gè)位和分十位計數器、時(shí)個(gè)位和時(shí)十位計數器構成。數字鐘的計數電路的設計可以用反饋清零法，當計數器正常計數時(shí)反饋門(mén)不起作用，只有當進(jìn)位脈沖到來(lái)時(shí)，反饋信號將計數電路清零，實(shí)現相應模的循環(huán)計數。

　　2.3.1 分（秒）計數器

　　分（秒）計數器均為60 進(jìn)制計數，如圖4 所示。它們的個(gè)位用十進(jìn)制計數器74LS160 構成，無(wú)需進(jìn)制轉換，信號輸入端CLK 與1 Hz 秒信號相連，進(jìn)位輸出作為十位的計數輸入信號。十位采用反饋清零法將十進(jìn)制計數器74LS160 變成六進(jìn)制計數器，因為清零端為低電平有效、所以將QB、QC與非后連接到清零端， 即計數器的輸出狀態(tài)為“0110”時(shí)QB、QC 輸出高電平與非后為低電平實(shí)現有效清零并對下一級進(jìn)位。兩級電路組成一位60 進(jìn)制計數器，其計數規律為00→01→…→58→59→00.當秒計數滿(mǎn)60 后向分個(gè)位提供一個(gè)進(jìn)位信號，同理當分計數滿(mǎn)60 后向時(shí)個(gè)位提供一個(gè)進(jìn)位信號。