普通PCI接口的高速數字信號處理板卡設計

4 SBSRAM接口設計
SBSRAM即同步突發(fā)靜態(tài)存儲器，其最大的優(yōu)點(diǎn)是讀寫(xiě)速度高、不需要刷新。在步突發(fā)模式下，只要外部器件給出首次訪(fǎng)問(wèn)地址，則在同步時(shí)鐘的上跳沿，就可以在內部產(chǎn)生訪(fǎng)問(wèn)數據單元的突發(fā)地址，協(xié)助那些不能快速提供存取地址的控制器加快數據訪(fǎng)問(wèn)的速度。由于TMS320C6701的EMIF（擴展存儲器接口）可以按SBSRAM的速度提供地址，所以應當將SBSRAM的突發(fā)模式禁止（/ADV接高電平）。但這一點(diǎn)并不意味著(zhù)降低讀寫(xiě)性能。事實(shí)上由于DSP在每個(gè)數據訪(fǎng)問(wèn)周期都可以連續地輸出新的地址和控制命令，仍然能實(shí)現突發(fā)模式下的峰值讀寫(xiě)速度。由于對SBSRAM存取訪(fǎng)問(wèn)的同步時(shí)鐘頻率在80MHz，所以高速數字信號在線(xiàn)路板上傳輸的質(zhì)量特別重要[2]。
在進(jìn)行PCB設計時(shí)，信號完整性（SI，Signal Integrity）必須引起重視。它主要包括反射、振鈴、地彈、串擾等。以前進(jìn)行高速PCB設計時(shí)，對用戶(hù)經(jīng)驗要求很高，現在借助于EDA輔助軟件，信號完整性問(wèn)題可以在設計中預見(jiàn)，并且采用一定的措施去控制。根據所選PCB的基材（介電常數、板厚），利用Agilent公司提供的免費軟件AppCAD很容易計算傳輸線(xiàn)的阻抗，然后計算出最佳的端接匹配電阻。
在完成PCB設計后，利用HyperLynx的BoardSim功能可以驗證設計。BoardSim采用流行的IBIS模型（Input/Output Buffer Information Specification），在仿真時(shí)應先將器件的IBIS模型加載到指定的端口中，設置時(shí)鐘的頻率與系統的工作頻率相等，連接好示波器的探頭，啟動(dòng)仿真就可以看到仿真的結果。圖3是沒(méi)采用端接電阻的仿真波形，可以看到信號質(zhì)量非常差，振鈴和過(guò)沖現象嚴重。圖4是采用33Ω串行電阻端接的仿真波形，振鈴和過(guò)沖現象都有了很大的改善，信號質(zhì)量較好。
5 DSP信號處理流程
DSP信號處理算法主要依據參考文獻[1]和[3]，對信號進(jìn)行時(shí)間和頻率二維相關(guān)運算。時(shí)間維上的峰值可以計算出目標的距離，在頻率維上的峰值可以計算出目標的速度。信號處理流程如圖5所示。

將PCI接口應用到DSP系統中，加速了數據傳輸的速度，可以充分運用PC機平臺上豐富的軟件和硬件資源，完成數據融合、目標顯示、參數設置等任務(wù)。將運算量大的、實(shí)時(shí)性強的任務(wù)交給DSP芯片完成，充分利用了DSP芯片的特長(cháng)，從而實(shí)現了PC機與DSP系統的優(yōu)勢互補。二者的有機結合可以構建以個(gè)實(shí)時(shí)性強、界面友好、操控方便的信號處理系統。