基于FPGA和DDS的信號源設計
加入技術(shù)交流群
6 驗證結果
為驗證本系統的設計正確性，利用Ouarlus II軟件的嵌入式邏輯分析儀分析信號的波形。在工程管理文件中，首先新建一個(gè)SignalTap文件，并在SignalTap文件中添加要驗證的信號引腳和設置相關(guān)的參數，然后保存、編譯和下載到EPlC6Q240C8中，再啟動(dòng)嵌入式邏輯分析儀就可實(shí)時(shí)觀(guān)察到相應的引腳波形，圖4為在硬件環(huán)境中應用嵌入式邏輯分析儀觀(guān)察到的波形。其中，圖4a為由DDS硬件合成的正弦波形；圖4b為由DDS硬件合成的矩形波形；圖4c為由DDS硬件合成的三角波形。觀(guān)察結果表明，該系統輸出的各種波形穩定，與設計要求一致，從而有效驗證了該設計的正確性。本文引用地址：http://dyxdggzs.com/article/152260.htm
7 結論
直接數字頻率合成(DDS)技術(shù)屬第三代頻率合成技術(shù)，與第二代基于鎖相環(huán)頻率合成技術(shù)相比，利用DDS技術(shù)合成的輸出波形具有良好的性能指標。本文在DDS技術(shù)工作原理的基礎上，介紹基于FPGA實(shí)現DDS的設計方法，并給出該系統合成的波形，從測試結果可看出，該系統工作穩定、可靠，并具有較好的參考與實(shí)用價(jià)值。
評論