短波通信中一種時(shí)延設計方法與DSP實(shí)現

D-1。式(5)即為數字濾波器H(z)的多相濾波結構。針對本文的應用，此處給出一個(gè)I倍內插器多相濾波結構的實(shí)現框圖，如圖1所示。其中，Rk(z')=E(I-1-k)(z')。

由圖1可見(jiàn)，此時(shí)的數字濾波器Rk(z)位于內插器之前，即濾波是在數據流提速之前進(jìn)行的，這就大大降低了對處理器的要求，提高了實(shí)時(shí)處理能力。此外，多相濾波器結構的另一個(gè)好處是每一分支濾波器的系數由原來(lái)的N個(gè)減少到N／I個(gè)，可以減小濾波運算的累積誤差，有利于提高計算精度，降低對處理器字長(cháng)的要求。圖2是多相結構內插濾波器的開(kāi)關(guān)結構形式。它可以更清楚地說(shuō)明多相結構內插濾波器是如何工作的。對輸入速率為Fs的數據流，經(jīng)L個(gè)子濾波器后，每個(gè)子濾波器的數據流速度依然是Fs，但整個(gè)內插濾波器的數據流速度提高為I?Fs，此時(shí)用速率為I?Fs的開(kāi)關(guān)對輸出數據流進(jìn)行選擇，即完成了I倍內插數據的獲取。同樣可以得出D倍抽取器多相濾波結構。

2 時(shí)延算法的DSP實(shí)現

短波信道模擬器系統中常采用軟件無(wú)線(xiàn)電思想實(shí)現。軟件無(wú)線(xiàn)電的宗旨就是盡可能地簡(jiǎn)化射頻模擬前端，使A／D轉換盡可能地靠近天線(xiàn)去完成模擬信號的數字化，而且數字化后的信號要盡可能多地用軟件進(jìn)行處理，實(shí)現各種功能和指標。軟件部分主要用DSP芯片來(lái)進(jìn)行處理信號。根據軟件無(wú)線(xiàn)電的知識，可以使用內插來(lái)完成精確性時(shí)延部分的工作，但為了避免插值后數據量的大增，導致DSP處理的負荷量過(guò)重，之后就得考慮數據的抽取操作用以減少處理的數據量。在上部分中，可以得出內插和抽取過(guò)程都需要一濾波器進(jìn)行濾波，避免內插帶來(lái)的高頻鏡像和抽取帶來(lái)的頻譜混疊?？梢圆捎脙炔搴统槿〗M合的辦法來(lái)解決內插所導致的數據量大增問(wèn)題，并保證小尺寸時(shí)延的精度。但必須內插在前，抽取在后，以確保其中間序列的基帶譜寬度不小于原始輸入序列譜或輸出序列譜的基帶頻譜寬度，否則將會(huì )引起信號失真。這里采取的是D倍內插再D倍抽取以實(shí)現級聯(lián)來(lái)滿(mǎn)足要求。但是由于他們級聯(lián)的D倍內插濾波器和D倍抽取濾波器工作在相同的采樣率Dfs下，所以他們可以以一個(gè)組合濾波器來(lái)代替。圖3是基于內插和抽取技術(shù)的時(shí)延器結構。

輸入信號x(n)的抽樣速率為fs，為實(shí)現延遲L／D個(gè)樣點(diǎn)間隔，首先將x(n)的抽樣速率增加到原來(lái)的D倍(即在x(n)的二個(gè)樣點(diǎn)間插入D-1個(gè)零)，速率提高后的V(n)序列經(jīng)低通濾波器濾波，低通濾波器的作用是濾除間隔為原抽樣頻率重復出現的成分。V(n)是x(n)內插后的序列，其抽樣速率為Dfs，u(n)在高抽樣率上延遲L個(gè)樣點(diǎn)后得ω(n)，最后在ω(n)序列中，每D個(gè)樣點(diǎn)保留一個(gè)即得到y(n)。y(n)是x(n)延遲了(L／D)T的序列，這里T=1／fs是原序列的抽樣周期。在得出u(n)的過(guò)程中，經(jīng)過(guò)的低通濾波器是FIR濾波器，V(n)序列經(jīng)低通濾波器濾波時(shí)是利用產(chǎn)生的，但V(n)是通過(guò)x(n)的兩樣m=0點(diǎn)插零得到，也就是說(shuō)在進(jìn)行卷積運算時(shí)，將會(huì )有許多項是零乘以濾波系數的情況。根據規律可以得出，濾波系數每隔D個(gè)再相互與x(n)中相鄰數據相乘加得到。結合數字濾波器H(z)的多相濾波結構的知識，多相濾波器是由D個(gè)子濾波器構成的。各個(gè)子濾波器參數如下，其中N／D=Q，N為濾波器長(cháng)度，Q為整數，令K=Q-1：

在上面各子濾波器參數組中，相鄰濾波參數都相隔D個(gè)，也將是輸入信號x(n)依次通過(guò)各子濾波器后產(chǎn)生新的信號u(n)，此時(shí)的抽樣周期TD=1／Dfs，即x(n)通過(guò)相鄰子濾波器后產(chǎn)生的輸出信號間的抽樣時(shí)間是一個(gè)抽樣周期1／Dfs。那么，x(n)依次通過(guò)子濾波器參數組中相距L相應的子濾波器時(shí)產(chǎn)生的輸出信號間抽樣時(shí)間是L／Dfs。這樣就能夠產(chǎn)生L個(gè)延遲樣點(diǎn)時(shí)間。最后再采取數據抽取工作。抽取工作其實(shí)可以采取對未被抽取的輸出信號相對應的數據進(jìn)行內插濾波操作，而不對抽取的輸出信號相對應的數據進(jìn)行內插濾波操作。這樣可讓DSP減少許多運算操作，節省DSP實(shí)現時(shí)延過(guò)程的執行時(shí)間，能夠保證信號數據的準確性。選用的DSP芯片是TI公司的TMS320C6416，主頻可以達到1 GHz，運算速度已達到8 000 MIPS，為32 b定點(diǎn)數字信號處理器。根據輸入信號x(n)的頻譜分析可得出最高頻率fmax(fmax≤fs／2)，其中利用．Matlab或者SystemView軟件設計一個(gè)低通濾波器，得出濾波系數。

設定一個(gè)輸入信號x(n)包含f1=6．25 MHz和f2=10 MHz的信號，采樣頻率fs=25 MHz，要使信號多徑時(shí)延精度達到1 ns，就要選擇內插倍數為40倍。設計一個(gè)最高頻率10 MHz的低通濾波器，得出含濾波器長(cháng)度N=800的濾波器系數。將這些系數分為40個(gè)子濾波器參數組，每組中含有20個(gè)濾波系數，分別依次取子濾波器參數組組名為Group1，Group2，…，Group40。當信號需要延時(shí)5 ns時(shí)，通過(guò)內插后則需要5個(gè)采樣樣點(diǎn)延遲時(shí)間，然后再進(jìn)行抽取實(shí)現。在DSP中算法的實(shí)現，是將包含f1=6．25 MHz和f2=10 MHz輸入信號通過(guò)相對應的Group5子濾波器進(jìn)行FIR卷積。在DSP系統的硬件仿真結果中可以得出輸入輸出信號時(shí)域波形圖及其頻譜圖。圖4是輸入、輸出信號時(shí)域波形比較圖。