基于FPGA的光電抗干擾電路設計方案

3 抗“蚊蟲(chóng)”干擾電路

當PULSE_OUT1有一個(gè)正跳變時(shí)，計數器開(kāi)始計數，若計數器計滿(mǎn)則計數器cout端將有一個(gè)正跳變，經(jīng)反相后加在觸發(fā)器D4的Q輸入端。在PULSE_OUT1的下降沿到來(lái)時(shí)，觸發(fā)器D4的輸出端仍輸出低電平信號，輸出信號PULSE_OUT2為低，即若PULSE_OUT1的脈沖寬度不小于計數器計時(shí)寬度時(shí)，PULSE_OUT2端將輸出低電平信號；若計數器未計滿(mǎn)則cout 端將不會(huì )有上升沿，觸發(fā)器D4的Q輸入端為高，在PULSE_OUT1的下降沿使觸發(fā)器D4的輸出端為高時(shí)，輸出信號PULSE_OUT2為高。在PULSE_OUT1上升沿到來(lái)時(shí)，觸發(fā)器D6的輸出端輸出為高經(jīng)反相器后將觸發(fā)器D4和D6同時(shí)清零，等待下一信號的到來(lái)。

4 脈寬設定電路

為了保證彈丸穿過(guò)光幕產(chǎn)生的脈沖信號能夠非常適合后續處理電路的需要，在設計中將彈丸穿過(guò)光幕產(chǎn)生的脈沖信號均變?yōu)槊}寬為50μs的脈沖信號再輸出給后續電路。

當PULSE_OUT2有一個(gè)正跳變時(shí)，觸發(fā)器D7的輸出端輸出高電平，并啟動(dòng)計數器。當計數器計滿(mǎn)時(shí)，計數器cout出現上升沿，觸發(fā)器D8的輸出端輸出高電平，此高電平信號將計數器清零，同時(shí)經(jīng)反相器反相后接到觸發(fā)器D7和D8清零端，將觸發(fā)器D7和D8清零。

整個(gè)電路的作用就是，當PULSE_IN上跳沿到來(lái)后，先經(jīng)過(guò)抗沖擊波電路，若信號脈寬大于10μs，則啟動(dòng)抗蚊蟲(chóng)干擾電路；若信號脈寬大于150μs，輸出PULSE_OUT為低電平信號；若脈寬小于150μs，則經(jīng)過(guò)脈寬設定電路變成寬度為50μs的信號輸出。

通過(guò)分析可知應用FPGA器件所設計的抗干擾電路具有可靈活調節信號的脈寬修改方便、對輸入信號的脈寬適應能力強可調節范圍大、輸出的脈沖寬度和幅值穩定準確的特點(diǎn)。

圖3 抗蚊蟲(chóng)干擾電路

圖4 抗蚊蟲(chóng)干擾電路仿真波形

圖5 脈寬設定電路

結語(yǔ)

為了在測試彈丸射擊密集度時(shí)消除沖擊波和蚊蟲(chóng)干擾，利用FPGA器件來(lái)設計抗干擾電路，本電路簡(jiǎn)單可靠，能有效地消除干擾脈沖，從而保證了數據的準確性和可靠性。

圖6 脈寬設定電路仿真波形圖

圖7 整體電路仿真波形圖