<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

作者： 時(shí)間：2010-03-29 來(lái)源：網(wǎng)絡(luò ) 收藏

HDTV LCD 顯示屏的色彩響應時(shí)間取決于色彩內容，要比傳統的顯示器慢。這對圖像處理算法而言是一種挑戰，需要進(jìn)行更多的處理來(lái)消除相關(guān)的顯示瑕疵。Cyclone III FPGA 在設計上的靈活性有很大優(yōu)勢，設計人員可以在器件中重新設計算法，而不用重新編程。

更重要的是Cyclone III 系列在密度、板上存儲器和 I/O 等很方面的處理能力非常強，設計人員可以利用這些資源針對最終產(chǎn)品設計合適的應用程序。

例如，上面的設計使用一個(gè)時(shí)序控制器通道，實(shí)現小屏或者低分辨率顯示。而利用Cyclone III FPGA，設計人員可以使用兩通道時(shí)序控制器，支持分辨率更高的顯示屏或者尺寸更大的( 大于36 英寸) 顯示屏。在這些應用上，Cyclone III 系列的特性要優(yōu)于任何其他低成本FPGA，這些特性包括：

快速I(mǎi)/O 支持外部存儲器訪(fǎng)問(wèn)

X36 DDR2 高達200 MHz

存儲器模塊容量增大到9Kbits，實(shí)現效率更高的視頻線(xiàn)緩沖。

使用片內匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分緩沖輕松實(shí)現I/O 設計，不需要外部電阻，簡(jiǎn)化了PCB 布板設計。

靈活的PLL 支持：

更多的輸出，每個(gè)器件全局時(shí)鐘數量高達20 個(gè)。

高效動(dòng)態(tài)PLL 相位和頻率調整，支持可變刷新率。

PLL 級聯(lián)，不需要片外走線(xiàn)，簡(jiǎn)化了PCB 布板設計。

輸入時(shí)鐘頻率最低5MHz，支持低成本時(shí)鐘。

低功耗，在溫度要求比較高的消費類(lèi)應用環(huán)境中，這是很明顯的優(yōu)勢。

I/O 靈活性

Cyclone III FPGA 的I/O 非常靈活，在新標準層出不窮的環(huán)境下，工程師可以充分利用這一點(diǎn)來(lái)開(kāi)發(fā)設計。例如，在上面的設計中( 圖2)，視頻板通過(guò)LVDS 總線(xiàn)和LCD 模塊進(jìn)行接口。市場(chǎng)上目前對DisplayPort 等標準非常關(guān)注，這類(lèi)標準能夠同時(shí)支持個(gè)人計算機和家庭娛樂(lè )系統，今后很有可能成為新的接口選擇。然而，很多ASSP 并不支持新標準，工程師轉而采用FPGA，利用合適的接口實(shí)現需要的功能。Cyclone III FPGA 可以和多種標準連通，能夠支持這類(lèi)標準，其PLL 輸出實(shí)現需要的時(shí)序和控制功能。

Cyclone III FPGA 的I/O 價(jià)值還體現在RSDS 上，以前的Cyclone 器件便具有該功能，現在還包含了片內匹配?，F在，設計人員不必再為接口設計大量的電阻，提高了信號完整性，減少了元件數量。

視頻增強

顯示設備生產(chǎn)商利用Cyclone III FPGA 以及上面討論的視頻和圖像處理包，增加真色彩和移動(dòng)專(zhuān)用算法，提高性能，快速完成開(kāi)發(fā)，充分挖掘市場(chǎng)機遇，突出其產(chǎn)品優(yōu)勢。有兩種專(zhuān)用視頻增強方法來(lái)實(shí)現LCD 顯示屏的真視頻顯示性能。

第一種方法是時(shí)域抖動(dòng)，在一定時(shí)間周期內，使象素迅速接通和關(guān)斷，為不同的顏色生成真灰度級。第二種是空間抖動(dòng)，產(chǎn)生數量合適的顏色強度級?？臻g抖動(dòng)會(huì )產(chǎn)生空間噪聲，出現誤碼擴散；需要進(jìn)一步濾波，進(jìn)行精細調整來(lái)消除這類(lèi)噪聲。

性能

Cyclone III FPGA 具備DSP 處理能力，含有4Mbits 的RAM，288 個(gè)硬核DSP 模塊以及120K 邏輯單元，性能得以大幅度提高。Cyclone III FPGA 還可以提供多個(gè)DSP 處理器支持，幫助設計人員降低了成本，提高了集成度，大大降低了功耗。

結論

LCD 以前只是用于穩定地顯示計算機數據文本和圖像，現在可以在大屏幕上顯示快速移動(dòng)的視頻內容。這需要采用專(zhuān)門(mén)的圖像處理算法，而FPGA 能夠實(shí)現這些算法。LCD 設計人員利用Cyclone III 系列FPGA 的容量和特性，根據顯示屏大小，在標準硬件平臺上對這些算法重新配置，大大降低了生產(chǎn)成本，縮短了產(chǎn)品面市時(shí)間。而且，靈活的Cyclone III FPGA 還可以幫助設計人員進(jìn)行動(dòng)態(tài)圖像處理，使LCD 能夠進(jìn)一步深入到前沿的商用電視和顯示應用領(lǐng)域。
上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>