FPGA的嵌入式系統USB接口設計

摘要：設計基于FPGA的IP-BX電話(huà)應用系統，用于傳統的電話(huà)網(wǎng)絡(luò )(PSTN)與PC機之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統與PC機之間提供數據和命令通道，從而可滿(mǎn)足PC機與FPGA之間數據與命令的高速傳輸，實(shí)現PSTN與PC機之間的電話(huà)通信。硬件調試結果表明系統工作穩定，通話(huà)質(zhì)量滿(mǎn)足要求。

通用串行總線(xiàn)USB(Universal Serial Bus)是應用于PC領(lǐng)域的接口技術(shù)，已得到廣泛應用。USB2．0已成為目前電腦中的標準擴展接口。本系統設計的目的在于為公共交換電話(huà)網(wǎng)絡(luò )(PSTN)和PC機之間提供一個(gè)數字接口，設計中PC機是主機，基于FPGA的嵌入式系統是USB設備。該系統是IP-PBX的簡(jiǎn)化系統，大量工作由PC的服務(wù)器完成，而這里重點(diǎn)介紹以FPGA為控制核心的USB接口設計。

1 系統結構設計
該系統通過(guò)TRM(Telephone Response Module)和PC服務(wù)器實(shí)現PSTN網(wǎng)絡(luò )和Internet網(wǎng)絡(luò )之間自由、高效通話(huà)。圖l為整個(gè)系統結構示意圖。

系統工作過(guò)程：當有來(lái)電時(shí)，DAA向FPGA申請中斷。FPGA收到中斷后，使用USB的中斷傳輸向主機報告有外接來(lái)電，則PC的應用軟件會(huì )提示用戶(hù)選擇摘機或拒絕。摘機后，FPGA在接收到命令后就會(huì )接通電話(huà)，然后語(yǔ)音數據通過(guò)USB的同步傳輸進(jìn)行雙向傳送。當用戶(hù)向外撥號時(shí)，其過(guò)程與來(lái)電時(shí)的情況是相同的。

2 系統硬件模塊設計
2．1系統硬件框圖
本設計采用FPGA作為核心控制器件，其控制對象是USB2．0接口器件EZ-USB FX2 CY7C68013A-56。圖2為EZ-USB器件工作在Slave FIFO模式下時(shí)FX2 USB和FPGA的典型電路連接圖。

2．2 FPGA和USB簡(jiǎn)介
設計中的核心控制器件FPGA選用Ahrea公司的EP2C8Q208C8，而USB設備器件則選用Cypress公司的CY7C68013A-56。EP2C8Q208C8是Ahera Cyclone II系列器件中的一種，Cyclone II FPGA是基于Stratix II的90 nm工藝生產(chǎn)的低成本FPGA。Cyclone II FPGA的應用主要定位在終端市場(chǎng)，如消費類(lèi)電子、計算機、工業(yè)和汽車(chē)等領(lǐng)域。EP2C8Q208C8內部有2個(gè)鎖相環(huán)(PLL)和8個(gè)全局時(shí)鐘網(wǎng)絡(luò )，8 256個(gè)邏輯單元(LE)個(gè)，36個(gè)M4K RAM，18個(gè)乘法器模塊，可用I／O數138個(gè)。EP2C8Q208C8具有低成本、高性能、低功耗和對IP-PBX系統的可擴展性(足夠多的I／O接口)的優(yōu)點(diǎn)，因此這里選擇該器件作為系統的控制器件。
CY7C68013A-56器件是第1個(gè)包含USB2．0的集成微控制器，其內部集成有1個(gè)增強型的8051，1個(gè)智能USB串行接口引擎(SIE)，1個(gè)USB數據收發(fā)器，3個(gè)8位。I／O、16位地址線(xiàn)、8．5 KB RAM和4 KB的FIFO等。增強型8051內核完全與標準805l兼容，而性能可達到標準805l的3倍以上。圖3為CY7C68013A-56的結構框圖。

CY7C68013A器件在數據傳輸時(shí)利用4 KB的FIFO，包含7個(gè)端點(diǎn)：EPOIN／OUT，EPlIN，EPlOUT，EP2，EP4，EP6，EP8。其中EPO、EPIIN和EPlOUT是3個(gè)64 B的緩沖端點(diǎn)，只能被固件訪(fǎng)問(wèn)，EP0是默認的數據輸入輸出端口緩存，默認工作于控制傳輸，EPlIN和EPlOUT是獨立的64 B緩存，可以配置成塊傳輸、中斷傳輸或同步傳輸。端點(diǎn)2、4、6、8是大容量高寬帶的數據傳輸端點(diǎn)，可配置為各種帶寬以滿(mǎn)足實(shí)際需求。端點(diǎn)2、6能配置成每幀成512 B或l 024 B，并可配置為2、3、4級，則EP2，EP6最大能被配置為4 KB的緩存；端點(diǎn)4、8則能配置為每幀512 B的緩存。

3 系統軟件設計
3．1 USB Firmware設計
由于設計中使用FPGA控制USB設備進(jìn)行語(yǔ)音電話(huà)通信，所以在USB部分使用3種USB傳輸模式：控制傳輸、中斷傳輸、等時(shí)傳輸?？刂苽鬏斢糜趯?shí)現設備枚舉主機的標準請求以及廠(chǎng)商自定義請求；中斷傳輸用于實(shí)現設備對主機的喚醒，是唯一的設備主動(dòng)向主機發(fā)送數據的傳輸方式；等時(shí)傳輸用于實(shí)現語(yǔ)音數據的雙向同步傳輸。USB Firmware設計重點(diǎn)是語(yǔ)音的通信段。
CY7C68013A具有PORTS、Slave FIFO、GPlF共3種工作模式。PORTS模式是最基本的數據傳輸方式，其數據傳輸需CPU直接參與，適于傳輸速率要求不高的場(chǎng)合；GPIF模式是主機方式，內部主機控制端點(diǎn)FIFO；Slave FIFO模式是從機方式，外部控制器，如FPGA、DSP。應用中使用異步FIFO方式，采用內部48 MHz時(shí)鐘，自動(dòng)方式，而固件程序的編寫(xiě)則以Cypress公司提供的固件程序框架為基礎，在其初始化函數中添加自己的配置代碼。
在整個(gè)系統中，CY7C68013A的固件主要完成以下工作：初始化USB器件；作為USB接口與主機通信并傳輸數據；利用CY7C68013A器件的Slave FlFO接口控制USB器件和外部控制器之間的數據傳輸。因此同件主程序比較復雜，除了上面的TD_lnit()初始化外，還需要大量函數，但基本結構相對簡(jiǎn)單，包括3個(gè)過(guò)程：USB控制器的初始化；主函數，包括處理標準設備請求的代碼；中斷處理，包括處理各種中斷的程序代碼。圖4為同件主程序流程。