高速DSP串行外設接口設計

　　4．1寄存器整體電路設計

　　下面是部分Verilog HDL源代碼．描述了數據傳輸時(shí)相關(guān)寄存器的功能設置：先是對復位時(shí)各個(gè)寄存器的初始值，接下來(lái)是對寄存器進(jìn)行功能設計．和數據傳輸時(shí)候產(chǎn)生的中斷使能和標志位的設計。

　　4．2整體時(shí)序仿真

　　將上述Verilog代碼編譯，再寫(xiě)上對應測試代碼進(jìn)行驗證。圖5是寄存器的寫(xiě)操作的整體時(shí)序仿真波形圖．驗證了上述代碼正確可行。

　　圖5寫(xiě)操作整體時(shí)序仿真

　　5 結論

　　本文作者的創(chuàng )新點(diǎn)是改進(jìn)了硬件觸發(fā)器的結構．用三態(tài)門(mén)和傳輸門(mén)取代那種單一MOS管的結構。首次應用到TMS320LF2407芯片串行外設接口上，降低工作電壓到3.3V，加快數據傳輸，而且還有相應的反饋信號，進(jìn)一步完善了觸發(fā)器結構。同時(shí)有很好的可移植性好。具有充分的可裁剪性，本設計運行可靠，達到預期的效果。