超低功耗嵌入式系統設計技巧

摘要：低功耗是嵌入式系統的發(fā)展趨勢，也是便攜式嵌入式設備設計中要解決的關(guān)鍵問(wèn)題之一。對影響嵌入式系統功耗的因素進(jìn)行了分析，指出了降低系統功耗的途徑，從硬件設計和軟件設計兩個(gè)方面闡述了超低功耗嵌入式系統設計的技巧。
關(guān)鍵詞：超低功耗；嵌入式系統；硬件設計；軟件設計

無(wú)論是在軍事還是在商業(yè)上的應用，便攜式嵌入式系統一般是由可充電電池來(lái)供電的，因此，采用有效的節能技巧來(lái)改進(jìn)系統的軟硬件設計，降低系統的功耗以增加電池供電設備的使用時(shí)間，是便攜式嵌入式系統設計中需要研究和解決的關(guān)鍵問(wèn)題。

1 影響功耗的因素
1．1 集成電路功耗
CMOS倒相器在集成電路分析中具有非常重要的意義，常用它來(lái)進(jìn)行集成電路延遲時(shí)間和功耗的分析。CMOS倒相器如圖1所示，圖2是倒相器的直流傳輸特性曲線(xiàn)。

若電路處在靜態(tài)(不發(fā)生狀態(tài)翻轉)并忽略漏電流的前提下，反相器的功耗幾乎為零，如圖2中的AB段和CD段。當電路發(fā)生狀態(tài)翻轉時(shí)，N管和P管具有同時(shí)導通的一段時(shí)間，此時(shí)從電源通過(guò)2個(gè)管子流向地的電流iD達到一個(gè)很高的峰值，如圖2對應于BC段的電流。很大的電流意味著(zhù)較高的功率消耗和熱能的損失，這在時(shí)鐘頻率較高時(shí)尤為突出。時(shí)鐘速度越高意味著(zhù)每秒鐘狀態(tài)的切換次數就越多，也意味著(zhù)更多的電能損耗。除此之外，在工作時(shí)還存在著(zhù)靜態(tài)漏電功耗，下面對這2類(lèi)功耗分別進(jìn)行分析。

1．1．1 動(dòng)態(tài)功耗
CMOS倒相器從一種穩定工作狀態(tài)突然轉變到另一種穩定狀態(tài)的過(guò)程中，將產(chǎn)生附加的功耗，稱(chēng)之為動(dòng)態(tài)功耗。這一功耗是由2部分組成的，一部分是瞬時(shí)導通功耗PT，另一部分是對負載電容充放電所消耗的功率PC，其表達式為：

式(1)中，VDD為電源電壓；ITC為2個(gè)管同時(shí)導通所產(chǎn)生的瞬時(shí)電流，不是固定的數值，如圖2所示；a為活動(dòng)因子，表示電容充放電的平均次數相對于開(kāi)關(guān)頻率的比值；CL為進(jìn)行充放電的等效負載電容，包括柵電容、節點(diǎn)電容、互連電容等；f為開(kāi)關(guān)頻率，即電路的工作頻率。
1．1．2 靜態(tài)漏電功耗
靜態(tài)漏電功耗是由亞閾值電流和反向偏壓電流造成的。在集成電路中，動(dòng)態(tài)功耗是整個(gè)CMOS集成電路功耗的主要組成部分，一般約占電路總功耗的90％以上，靜態(tài)漏電功耗占電路總功耗的1％以下，因而在大多數情況下可以忽略。
1．2 其他功耗
①純電阻元件上消耗的功率。電阻為耗能元件，只要電路中使用電阻，就存在著(zhù)能量消耗。
②有源開(kāi)關(guān)器件在狀態(tài)轉換時(shí)，電流和電壓比較大，將引起功率消耗。
③非理想元件由于等效電阻的存在而消耗的功率。如電路中的儲能元件電感和電容，理想情況下它們是不消耗能量的，但是實(shí)際使用的電感和電容都存在著(zhù)等效串聯(lián)電阻(ESR)，就意味著(zhù)能量的消耗。
④印制電路板中的走線(xiàn)上消耗的功率，如電源線(xiàn)由于電阻的存在會(huì )造成電能的損耗，實(shí)際中地線(xiàn)上也存在著(zhù)電流的流動(dòng)。由于導線(xiàn)阻抗的存在，串聯(lián)單點(diǎn)接地的不同接地點(diǎn)之間會(huì )存在著(zhù)電位差，因此在這些地線(xiàn)上也存在著(zhù)能量的消耗。