USB IP核的設計及FPGA驗證

接收部分：從同步域中恢復出12 MHz的時(shí)鐘信號，接收主機過(guò)來(lái)的比特流對其進(jìn)行不歸零碼(NRZI)解碼，剔除位填充然后進(jìn)行串并轉換，最后將轉換后的數據以字節的形式傳給協(xié)議層。接收部分還要能判斷出一個(gè)包的開(kāi)始，在USB傳輸過(guò)程中，是以包為單的，因此接收部分首先要測包的開(kāi)始SOP(Start of Packet)，所有包都是從同步字段(SYNC)開(kāi)始的，同步字段是產(chǎn)生最大的邊緣轉換密度(Endge Transition Density)的編碼序例。以NR—ZI編碼的二進(jìn)制串“KJKJKJKK”同步字段最后2位是同步字段結束的標記，同時(shí)標志了包標識符(Pacekt Iden一tiler，PID)的開(kāi)始。只有當檢測到包SOP才開(kāi)始后面的NRZI解碼、去位填充和串并操作，否則就繼續處于等待階段。

在接收部分還需要有檢錯部分，在檢查到傳輸過(guò)來(lái)的數據有錯誤時(shí)，要進(jìn)行相應的錯誤處理。如在NRZI解碼后，在對數據進(jìn)行去位填充時(shí)發(fā)現了有連續7個(gè)“1”則可以認為數據在傳輸過(guò)程中出現了錯誤，數據包已經(jīng)損壞，必須通知協(xié)議層。在接收部分需要特別注意的是：在接收USB主機過(guò)來(lái)數據時(shí)，是不同的時(shí)鐘域，因此必須考慮到亞穩態(tài)問(wèn)題。在本設計中，由于只處理單個(gè)比特信號，因此用了兩級寄存器來(lái)消除亞穩態(tài)。

發(fā)送部分：將協(xié)議層打包好的加上同步字段，然后進(jìn)行并串轉換，將字節形式轉換成比特流形式，接著(zhù)根據協(xié)議將數據進(jìn)行位填充和NRZI編碼，通過(guò)D+和D一信號傳送給USB主機。這個(gè)同步字段也是告訴USB主機有一個(gè)新數據包發(fā)送過(guò)來(lái)了，在發(fā)送部分還要產(chǎn)生包結束EOP(End of Packet)的信號。

3．3 USB協(xié)議層

協(xié)議層主要分成三個(gè)子模塊：解包模塊、打包模塊和協(xié)議引擎模塊。這一層主要是將經(jīng)過(guò)串口接口引擎模塊過(guò)來(lái)的數據進(jìn)行解包，剔除USB協(xié)議中的信息。同時(shí)將端點(diǎn)中要發(fā)送的數據，在協(xié)議引擎控制下進(jìn)行相應的打包，然后通過(guò)SIE模塊傳送給USB主機。 3．3．1 解包模塊

本模塊主要將接收到的信息包數據進(jìn)行解析，解析出包標識(PID)，端點(diǎn)地址和USB設備地址以及包含在包中的有效數據。在解包時(shí)，對令牌包進(jìn)行CRC5校驗，對數據包進(jìn)CRCl6檢驗，若出錯則進(jìn)行相應的出錯處理。從上面所述可知，任何包都有同步字段而同步字段在串口接口引擎模塊中已經(jīng)除去了，因此本模塊不用關(guān)心同步字段。整個(gè)解包數據流如圖3所示。