嵌入式設計的圖形化編程縮短開(kāi)發(fā)時(shí)間

概覽

隨著(zhù)嵌入式系統日益普及，機器制造商、測試工程師、控制工程師等許多領(lǐng)域的專(zhuān)家都需要嵌入式技術(shù)來(lái)開(kāi)發(fā)系統，而他們目前又都不具備開(kāi)發(fā)嵌入式系統的技能。隨著(zhù)系統日趨復雜，隨著(zhù)需要該技術(shù)的非嵌入式專(zhuān)家日益增多，人們迫切需要一種新的
圖 1. LabVIEW的并行定時(shí)循環(huán)直觀(guān)地顯示出并行任務(wù)

文本代碼令各領(lǐng)域的眾多專(zhuān)家們難以實(shí)現該水平的定時(shí)與并行；而圖形化表示對于科學(xué)家和工程師而言，卻顯得更為清晰、更易訪(fǎng)問(wèn)。如果LabVIEW范例被擴展至包括FPGA和微處理器的芯片，您會(huì )發(fā)現：LabVIEW還能以同樣的一致性和可升級性，輕松管理硅芯片的并行架構。

嵌入式系統設計的另一項關(guān)鍵需求是：軟件平臺應當用于實(shí)時(shí)嵌入式設計常用的各類(lèi)算法設計瀏覽。Edward Lee博士身為伯克利(Berkeley)地區加利福尼亞大學(xué)(University of California)在嵌入式軟件平臺方面的研究領(lǐng)袖，將設計瀏覽統統視作運算模型 [3]。這些運算模型與系統設計師瀏覽系統的方式匹配，最大程度降低了將系統要求轉換為軟件設計的復雜性。

在過(guò)去的幾年里，LabVIEW已經(jīng)擴展性地納入了多種運算模型，從而更好滿(mǎn)足了嵌入式系統設計師及其各種技術(shù)裝置的需求。 LabVIEW現已包括基于文本的數學(xué)、連續時(shí)間仿真、狀態(tài)圖和圖形化數據流模式，用以代表各類(lèi)算法。 LabVIEW還納入交互式工具，從而推進(jìn)數字濾波器、控制模型、數字信號處理算法的設計體驗，令此類(lèi)垂直應用的設計更為簡(jiǎn)易?，F在，我們將拭目以待，見(jiàn)證您如何在靈活的COTS硬件平臺上實(shí)施這些算法，并極大地降低第一次建模的時(shí)間。

商用現成建模平臺

如前所述，由于許多設計延遲或是根本無(wú)法面市，甚至更糟；由于設計會(huì )在推出之后宣告失敗，我們必須采取行動(dòng)，確保以更短的時(shí)間獲得更優(yōu)質(zhì)的產(chǎn)品。一舉兩得的途徑之一便是：通過(guò)更快地在設計中集成實(shí)際信號和實(shí)際硬件，更好地建模系統，從而實(shí)現優(yōu)質(zhì)設計的迭代并能更早發(fā)現（并解決）問(wèn)題。

如 圖 2的設計過(guò)程所示，LabVIEW FPGA模塊能夠將LabVIEW設計下載到NI的FPGA硬件上；LabVIEW已能夠通過(guò)該模塊，將算法設計與邏輯設計相互結合?，F在我們可以集中精力，探尋縮短硬件路徑的效率與手段。

圖 2. 反映軟件和硬件獨立設計過(guò)程的典型性嵌入式系統軟硬件設計過(guò)程

目前，若您在為最終的部署創(chuàng )建自定義硬件，則很難并行開(kāi)發(fā)軟件和硬件。因為只有進(jìn)入系統集成階段，軟件方能在實(shí)際的硬件上接受測試。此外，您并不希望進(jìn)行純理論型的軟件開(kāi)發(fā)；在系統集成測試階段納入I/O并通過(guò)實(shí)際信號測試設計，可能造成：發(fā)現問(wèn)題時(shí)為時(shí)已晚，因而無(wú)法按時(shí)完成設計。

許多設計者目前采用測試板卡一類(lèi)的方式，建模系統。然而，此類(lèi)板卡往往只包括少數的模擬和數字I/O通道，很少包括視覺(jué)、運動(dòng)或同步I/O的能力。此外，設計師往往只是為證明概念，便不得不將時(shí)間浪費在開(kāi)發(fā)傳感器或特定I/O的自定義板卡上。

如 圖 3 所示，通過(guò)靈活的COTS建模平臺，您卻能真正簡(jiǎn)化該過(guò)程，并省去許多配合硬件驗證和板卡設計的工作。當今，任何人都能步入電子商店，插接內存、主板、外設等組件，創(chuàng )建PC；圖形化系統設計與PC非常類(lèi)似，力爭實(shí)現同樣標準的建模平臺。

Figure 3. Stream-lined development flow with Graphical System Design