基于DSP 的高速信號采集系統設計

1 引言

數據采集技術(shù)是一項基本的實(shí)用性技術(shù),已被廣泛地應用于測量、檢測、控制、診斷等各個(gè)領(lǐng)域。隨著(zhù)電子技術(shù), 計算機技術(shù)和通信技術(shù)的迅猛發(fā)展, 國內外用數字信號處理的辦法檢測, 采集, 分析, 處理各種數據已經(jīng)成為一種趨勢,而運用數字信號處理的方法對現場(chǎng)采集的音頻信號進(jìn)行實(shí)時(shí)分析,為現場(chǎng)狀況的預測提供精確的數據分析依據,現己經(jīng)在故障檢測、災害預防、軍事等方面得到了廣泛的應用。在鋁電解工業(yè)中,確認電解槽的破損形式和部位時(shí)可利用其發(fā)出的信號進(jìn)行檢測。在鋁電解的生產(chǎn)過(guò)程中會(huì )產(chǎn)生一些特征頻率,如熔體循環(huán)流動(dòng)、界面波動(dòng)、陽(yáng)極氣體排出等等,也可以利用這些信號所傳達的信息實(shí)時(shí)檢測進(jìn)行故障預防。本設計的功能是采集鋁電解槽的20kHz 以下頻率信號即音頻信號緩沖存儲并實(shí)時(shí)上傳到PC 機并且接收PC 機傳來(lái)的指揮信號。

2 系統總體結構設計

單片機工作頻率較低, 其信號處理能力遠遠不及DS P , 但是它擁有豐富的接口, 本設計中用到了較多芯片, 其初始化控制協(xié)調運行等需要較多的接口, 所以選擇單片機作為主機控制所有芯片。DSP 主頻為100MHz肯定達到處理要求,外擴的64k SRAM 為語(yǔ)音濾波等算法提供了空間。在與PC 機的通訊中,DSP 沒(méi)有內置任何通訊模塊, 單片機內置了串口通訊, 但對于高速信號采集和遠程采集控制來(lái)講串口顯然不符合要求,所以本設計采用了瑞立公司的網(wǎng)絡(luò )通訊芯片8019 通過(guò)網(wǎng)線(xiàn)與PC 機進(jìn)行通信,它遵守TCP/IP 和UDP 協(xié)議,從而使該系統可以通過(guò)網(wǎng)絡(luò )進(jìn)行遠程控制,理論上要求傳輸速度為96k*32 位*2 加開(kāi)銷(xiāo)大約為8M/s,五類(lèi)雙絞網(wǎng)線(xiàn)帶寬為10M,傳輸距離200 米,可以達到電解槽現場(chǎng)要求。

系統總體架構如圖1 所示,由單片機通過(guò)DSP 的主機接口HPI 控制DSP 的加載啟動(dòng)和復位, 單片機控制AD 模塊AIC23 的初始化和復位,同時(shí)也控制網(wǎng)絡(luò )通訊模塊8019 的上電復位,通過(guò)串口RS232 可以將程序下載到單片機中。DSP 則通過(guò)多通道緩沖串口McBSP 與AIC23 進(jìn)行數據交換,同時(shí)通過(guò)網(wǎng)絡(luò )模塊8019 與上位機進(jìn)行數據通信,SRAM 則為DSP 的數據存儲和處理提供了更廣闊的空間。另外CPLD 模塊并未在圖中表示出,所有需要邏輯的信號都要通過(guò)CPLD 模塊進(jìn)行邏輯,如片選信號, 地址譯碼信號, 一部分復位信號等等。

系統總體架構圖

圖1 系統總體架構圖

2.1 主從結構設計

系統由單片機和DS P 組成主從結構, 單片機為主機,主要通過(guò)DSP 的HPI 外設對DSP 進(jìn)行控制,該外設包括HD[0-7] 八個(gè)數據線(xiàn)和十個(gè)控制引腳,用單片機的P0 口連接DSP 的HD 口,P2 口連接需要控制的幾個(gè)控制引腳,這樣通過(guò)P0 口和P2 口,單片機就可以通過(guò)HPI實(shí)現對DSP 的控制,事實(shí)上主要是上電復位的bootloader引導過(guò)程。單片機對DSP 的啟動(dòng)控制過(guò)程是首先上電發(fā)復位信號,DSP 上電復位后30 個(gè)CPU 周期內會(huì )首先檢查INT2 中斷標志是否有效,將HPI 的HINT 引腳連接到INT2 上,這樣DSP 復位后HINT 的低電平使INT2有效,正好選擇了HPI 模式,待DSP 完成了對HPI 實(shí)現方式的確認后向DSP 裝載程序,程序搬移完成后設置程序入口點(diǎn),這樣就實(shí)現了DSP 的啟動(dòng)。

2.2 DSP 與AIC23 的通信

DSP 與AIC23 間的通信是通過(guò)McBSP[6]口實(shí)現的,它是一個(gè)多通道多緩沖全雙工的串行通信接口,AIC23通過(guò)單片機配置可以實(shí)現8kHz-96kHz 的采樣率[4],根據采樣定理采樣率需要達到40kHz 以上,將AIC23 配置為96kHz 的采樣率。硬件連接方案如下:將DSP 的BDX0(發(fā)送串行數據)BDR0(接收串行數據)BFSX0(發(fā)送幀同步引腳)BFSR0(接收幀同步引腳)與AIC23 的DIN(接收串行數據)DOUT(發(fā)送串行數據)LRCIN(接收幀同步信號)LRCOUT(發(fā)送幀同步信號)相連接。因為整個(gè)通信過(guò)程是由DSP 主導的,所以時(shí)鐘信號統一用BCLKX0(發(fā)送時(shí)鐘引腳),故而將BCLKX0 BCLKR0(接收時(shí)鐘引腳)以及AIC23 上的BCLK 相連。

2.3 DSP 與8019 的通信

對于DS P 來(lái)講, 8 0 1 9 好比一個(gè)片外存儲器, 所以DSP 對8019 的操作與對片外存儲器的操作相同,連接方法也與存儲器連接方法相同, 這里不再螯述, 事實(shí)上,8019 內部存儲器分為三部分即控制寄存器和數據發(fā)送接收存儲器。