SoC FPGA上的策略考慮

　　在2000年，對于大部分嵌入式系統應用，FPGA還是相對比較昂貴的器件，結果，與相應的 CPLD 或者 PAL 相比，其應用相對較少。然而，在過(guò)去十年中，基于 SRAM 的 FPGA在降低成本上超越了 CMOS，由此，EE Times年度嵌入式調查表明，接近50%的嵌入式系統采用了FPGA。(6) SoC FPGA 最顯著(zhù)的優(yōu)勢是成本比分立器件低很多，芯片供應商有很大的市場(chǎng)機會(huì )來(lái)獲得投資回報。

　　摩爾定律的經(jīng)濟現實(shí)

　　摩爾定律顯得越來(lái)越 “昂貴”。開(kāi)發(fā)高級 CMOS半導體的制造設施成本大約在60億到10億美元 (7)。 由于需要 4千萬(wàn)美元的成本來(lái)開(kāi)發(fā)新半導體器件 (8)，因此，在典型的利潤模型中，半導體器件應能夠獲得1億美元的毛利潤，20%的收益要花在研發(fā)上。典型的毛利潤是 50%時(shí) (9) ，企業(yè)至少要占據2億美元的市場(chǎng)份額。除了消費類(lèi)電子、移動(dòng)電話(huà)和PC之外，很少有能夠達到這一規模的應用市場(chǎng)，因此，單一目的或者固定功能的器件很難獲得投資回報。在今后的工藝技術(shù)中，高級半導體的成本會(huì )越來(lái)越高，這一成本結構使得開(kāi)發(fā)固定功能半導體器件很難獲得較好的經(jīng)濟回報，這表明在可編程邏輯技術(shù)上的投入會(huì )越來(lái)越多，而專(zhuān)用 ASSP和CPU等固定功能器件的投入會(huì )越來(lái)越少。SoC FPGA有潛力應用于很多市場(chǎng)領(lǐng)域，將會(huì )獲得更多的投入。

　　CPU在體系結構上的增強

　　嵌入式處理這一術(shù)語(yǔ)涵蓋了多種應用，從對成本非常敏感的4位處理器到非常復雜的多核64位處理器。相似的，這種廣泛的應用一直支持各種類(lèi)型的處理器、操作系統和軟件供應商。與2000年相比，這種廣泛性在2011年表現出很大的不同。對于其規模和多樣性而言，嵌入式市場(chǎng)總體上向速度更快、功能更強的處理器發(fā)展;例如，16位微控制器逐漸被32位CPU替代。同時(shí)，四種應用最廣泛的體系結構進(jìn)一步增強了對32位 CPU 系列的支持，這些體系結構包括：ARM ®、MIPS ®、PowerPC ™和 x86。之所以對其進(jìn)行增強，主要是因為軟件特性和功能重用 (10)。結果，采用了這些 CPU體系結構之一的SoC FPGA能夠占據更大的市場(chǎng)，因此，供應商更愿意在這類(lèi)半導體上加大投入。

　　平臺效應

　　生產(chǎn)商、用戶(hù)和輔助支撐系統在產(chǎn)品上彼此之間會(huì )有影響時(shí)，就會(huì )出現網(wǎng)絡(luò )效應 (11)，或者稱(chēng)為平臺效應。平臺效應的基本原理是某一種產(chǎn)品或者標準的應用越多，它在用戶(hù)基礎和輔助支撐系統中的價(jià)值就越高。結果，用戶(hù)基礎和輔助支撐系統就會(huì )在這種技術(shù)上加大投入，從而吸引更多的應用，產(chǎn)生一種自我增強的良性循環(huán)。熟悉的例子包括PC (12)、視頻記錄格式 (13) 和社交網(wǎng)站等。

　　一般而言，有可能產(chǎn)生自我增強循環(huán)的產(chǎn)品將會(huì )在這種循環(huán)中不斷發(fā)展，這是因為參與到新產(chǎn)品中的所有成員都會(huì )獲得較高的 ROI。平臺一旦開(kāi)始啟動(dòng)后，它會(huì )吸引更多的投入，活躍的市場(chǎng)很快就會(huì )轉向這一標準。

　　SoC FPGA 極有可能看到這種平臺效應。隨著(zhù) SoC FPGA 的不斷發(fā)展，用戶(hù)將非常愿意重新使用他們在多種系統中使用過(guò)的 FPGA IP 和設計軟件。例如，CPU 輔助支撐系統中的成員愿意盡可能少的去學(xué)習 FPGA開(kāi)發(fā)工具，而 CPU供應商則希望減少 FPGA開(kāi)發(fā)工具的數量。結果，支持多家供應商和 CPU體系結構的SoC FPGA平臺很有可能觸發(fā)這種平臺效應，幫助這些用戶(hù)和輔助支撐系統成員獲得很大的優(yōu)勢。

　　Altera 的方法

　　Altera在嵌入式系統上進(jìn)行了多年的創(chuàng )新投入后，已經(jīng)啟動(dòng)了“嵌入式計劃”，目的是建立一個(gè)基于一種 FPGA設計流程方法的多家供應商、多 CPU 體系結構 SoC FPGA 平臺。FPGA設計流程方法可以用作多種 SoC FPGA的基礎，以及使用軟核CPU和其他軟核IP 的 SoC 解決方案?？梢詮?Altera 獲得 ARM ( 硬核 )、MIPS ( 軟核)和Nios® II (軟核 ) CPU，而 Atom E6X5C 可配置處理器由 Intel 提供。這種集成方法在一種 FPGA 體系結構和設計流程中統一了三種主要的CPU體系結構以及最流行的基于FPGA的軟核CPU。

　　推動(dòng)創(chuàng )新

　　FPGA設計流程集成方法旨在激勵輔助支撐系統從主要處理器體系結構轉向投入單一FPGA平臺和工具流程，從而帶來(lái)豐富的工具、應用軟件、操作系統軟件和專(zhuān)業(yè)知識支持。隨著(zhù)數百家全球輔助支撐系統成員在 CPU體系結構上的投入，這一FPGA平臺及其越來(lái)越多的工具、軟件和IP應用越來(lái)越廣泛，對系統設計人員越來(lái)越重要，表明其價(jià)值定位將促進(jìn)應用，從而推動(dòng)了良性平臺循環(huán)。

　　提供功能強大的工具和 IP

　　這一多供應商平臺的關(guān)鍵組成是對 FPGA 邏輯進(jìn)行編程的 Quartus ® II 軟件流程。除了這些優(yōu)點(diǎn) (14)，Quartus II 軟件還包括 Qsys 系統集成工具，它采用了 Altera 的第二代交換架構技術(shù)，用于加速軟核 IP 的開(kāi)發(fā)、重用和集成?；?GUI 的 Quartus II 軟件有免費的網(wǎng)絡(luò )版和擁有完全許可的版本，其設計流程包括系統設計和時(shí)序收斂方法、在系統驗證以及第三方EDA工具支持，滿(mǎn)足了效能和性能需求。

　　除了 Altera 傳統的 Avalon ®存儲器映射 (Avalon-MM) 接口和數據通路總線(xiàn)接口規范，Qsys還支持ARM AXI ™標準，可以采用自動(dòng)的 “混合匹配”方法來(lái)集成基于A(yíng)valon的IP和基于A(yíng)XI的 IP。Qsys支持您利用直觀(guān)快速的設計經(jīng)驗，在通用平臺上方便的進(jìn)行設計重用和在系統驗證，實(shí)現基于 ARM 和 Intel 的 SoC FPGA，以及 MIPS 和 Nios II 軟核 CPU SoC 實(shí)現。

　　定制 28-nm 系列器件

　　Altera 的 28-nm FPGA 系列器件是業(yè)界最全面的器件，針對用戶(hù)的各種設計需求進(jìn)行定制 (15)。Altera為各種最終應用需求提供非常優(yōu)異的FPGA體系結構和工藝技術(shù)——性能最好的高密度 Stratix ® V 器件，成本最優(yōu)的大批量 Cyclone ® V 器件，以及在性能和成本上達到均衡的中端 Arria ® V 器件。全系列 SoC FPGA 受益于這種定制方法。

　　Altera 最新的 SoC FPGA 將含有基于 ARM Cortex-A9MP 內核的高級處理器模塊，如圖2所示：

　　圖 2.Altera SoC FPGA 體系結構

　　Altera SoC FPGA 體系結構在 ARM-Cortex A9 子系統中將含有多種硬核 IP，以及高性能多端口存儲器控制器，以提高存儲器帶寬。FPGA和 CPU子系統之間的寬帶低延時(shí)互聯(lián)將支持高性能應用和高效的FPGA硬件加速。高級內部交換架構將支持高效的數據吞吐量，以及高效能在系統觀(guān)察和調試。Qsys、Quartus II 軟件以及 ARM 聯(lián)絡(luò )社區軟件工具相結合后，這一器件將是一種性?xún)r(jià)比非常高的系統設計選擇，它利用標準工具流程提高了效能，支持新開(kāi)發(fā)和驗證。

　　結論

　　SoC FPGA時(shí)代已經(jīng)來(lái)臨。在關(guān)鍵經(jīng)濟、技術(shù)和市場(chǎng)因素的推動(dòng)下，這些器件達到了關(guān)鍵點(diǎn)，很多供應商已經(jīng)發(fā)布了這些器件，或者開(kāi)始發(fā)售。執行管理人員和系統規劃人員在評估系統解決方案時(shí)應認真考慮平臺效應、IP重用以及 FPGA工藝技術(shù)優(yōu)勢。

　　Altera 與主要的 CPU 供應商 ARM、Intel 和 MIPS 合作，為 SoC FPGA 器件和軟核 CPU 解決方案提供公共FPGA平臺。這種合作關(guān)系能夠實(shí)現業(yè)界應用最廣泛的CPU體系結構及其輔助支撐系統，繼承相同的高級 FPGA設計流程，從而在這一平臺上增強了IP重用，提高了靈活性。這種集成方法實(shí)現了平臺效應，促進(jìn)了這一平臺以及支持CPU及其輔助支撐系統的增長(cháng)和發(fā)展。