基于DSP TMS 3 2 0F2 8 1 2的智能接口板設計

該接口板采用30M石英晶體提供時(shí)鐘，XPLLDIS引腳上拉使能PII模塊，倍頻選擇最大的XCLKIN×5=150MHz。
1．2．2 復位電路
復位電路會(huì )中斷F2812的執行，復位板上資源，同時(shí)使處理器從0x3FF000地址開(kāi)始執行指令序列。F2812的復位可由外部復位管腳引起。
F2812外部復位源采用MAX706芯片進(jìn)行復位，MAX706復位的產(chǎn)生條件有以下3種情況：
(1)上電復位，當Vcc>4．40V(典型值)時(shí)產(chǎn)生復位，并保持200ms復位有效；
(2)掉電復位，當Vcc4．40V(典型值)時(shí)產(chǎn)生復位，此時(shí)可防止對存儲器進(jìn)行錯誤寫(xiě)入；
(3)手動(dòng)復位，當手動(dòng)復位信號有效，產(chǎn)生復位，用于調試。
MAX706的復位信號形成F2812的上電復位輸入，使系統所有資源復位。復位電路如圖7所示。

1．3 串行總線(xiàn)處理電路
本模塊串行數據的接收和發(fā)送都采用TL16C554協(xié)議芯片來(lái)完成，RS422和RS232總線(xiàn)傳輸通過(guò)不同的接口芯片完成電平轉換，其功能框圖如圖8所示。

16C554通過(guò)對各個(gè)寄存器的編程完成串行數據的初始化及傳輸，在上電初始化時(shí)，本模塊將串行數據初始化為數據位8位，停止位1位，無(wú)奇偶校驗位，波特率為115．2kB／s，在完成上電BIT后，主機可通過(guò)改變雙口存儲器的初始化參數來(lái)滿(mǎn)足自身對串行數據格式的約定，16C554各寄存器地址分配如表3所示，各個(gè)寄存器對應的訪(fǎng)問(wèn)地址為該串行通道分配的基地址加上偏移地址，即：各寄存器訪(fǎng)問(wèn)地址=BASE+[A2A1A0]16。

串行協(xié)議芯片通過(guò)有效的初始化才能實(shí)現串行數據的正確接收和發(fā)送，在進(jìn)行初始化的時(shí)候確保串行通道沒(méi)有接收和發(fā)送數據。其初始化流程如表4所示。

1．4 控制邏輯電路
控制邏輯電路負責整個(gè)DSP數據處理模塊上控制和狀態(tài)信號的產(chǎn)生，負責PCI總線(xiàn)時(shí)序控制和邏輯譯碼。該邏輯功能由CPLD可編程邏輯器件實(shí)現，邏輯描述由VHDL語(yǔ)言完成?？刂七壿嬰娐分饕瓿梢韵鹿δ埽?br /> (1)TMS320F2812總線(xiàn)時(shí)序支持電路；
(2)系統總線(xiàn)接口時(shí)序支持電路；
(3)地址譯碼；
(4)地址轉換及地址三態(tài)控制；
(5)實(shí)現對數據總線(xiàn)管理邏輯的控制；
(6)系統總線(xiàn)復位。

2 結束語(yǔ)
根據以上原理，我們研制了本智能接口板，其通用性強，接口簡(jiǎn)單，可以滿(mǎn)足大多數應用條件，經(jīng)使用證明設計合理，穩定可靠。