TMS320F2812慢速外設接口的時(shí)序控制

擴展了32個(gè)XCLKOUT周期，等待狀態(tài)為853 ns，滿(mǎn)足液晶模塊的時(shí)序要求；但在實(shí)際應用中，由于液晶模塊的顯示速度過(guò)快，顯示效果不是很好。這里，由于采用了CPLD芯片，可以修改VHDL程序，將循環(huán)次數由32次增加到146次，從而可以很方便地將等待狀態(tài)延長(cháng)為4 μS左右，實(shí)際效果也滿(mǎn)足了要求。

5 DSP對液晶模塊連續的讀寫(xiě)訪(fǎng)問(wèn)
當F2812對液晶顯示模塊進(jìn)行連續的讀、寫(xiě)操作時(shí)，兩個(gè)連續的讀、寫(xiě)周期(激活階段)之間的時(shí)間間隔為上一個(gè)操作的跟蹤階段和這一個(gè)操作的建立階段，最大為12個(gè)XTIMCLK周期(156 ns)，不能延時(shí)。而由液晶的時(shí)序圖可知，對液晶的連續兩次操作的時(shí)間間隔，即使能信號E為低電平的時(shí)問(wèn)，最小為700 ns?？梢?jiàn)，兩者之間時(shí)序不能匹配。于是，在連續兩個(gè)命令之間加人了延時(shí)語(yǔ)句。雖然這種方法較之硬件實(shí)現效率要低，但完全可以滿(mǎn)足系統的設計要求。

6 結論
F2812的外部接口設計較之已有的DSP更加獨立、靈活。本文給出的它與外部慢速設備時(shí)序匹配的方法，簡(jiǎn)單清楚、訪(fǎng)問(wèn)直接、控制編程容易，有助于深入了解F2812芯片的時(shí)序特點(diǎn)，進(jìn)一步方便了該芯片的推廣使用。