淺談DSP系統中的電磁兼容問(wèn)題

　　2.7 DSP的硬件降噪技術(shù)

　　2.7.1 板結構、線(xiàn)路安排方面的降噪技術(shù)

　?。?）采用地和電源平板；（2）平板面積要大，以便為電源去耦提供低阻抗；（3）使表面導體最少；（4）采用窄線(xiàn)條（4到8密耳）以增加高頻阻尼和降低電容耦合；（5）分開(kāi)數字、模擬、接收器、發(fā)送器地/電源線(xiàn)；（6）根據頻率和類(lèi)型分隔PCB上的電路；（7）不要切痕PCB，切痕附近的線(xiàn)跡可能導致不希望的環(huán)路；（8）采用疊層結構是對大多數信號整體性問(wèn)題和EMC問(wèn)題的最好防范措施，它能夠做到對阻抗的有效控制，其內部的走線(xiàn)可形成易懂和可預測的傳輸線(xiàn)結構。且要密封電源和地板層之間的線(xiàn)跡；（9）保持相鄰激勵線(xiàn)跡之間的間距大于線(xiàn)跡的寬度以使串擾最??；（10）時(shí)鐘信號環(huán)路面積應盡量??；（11）高速線(xiàn)路和時(shí)鐘信號線(xiàn)要短且要直接連接；（12）敏感的線(xiàn)跡不要與傳輸高電流快速開(kāi)關(guān)轉換信號的線(xiàn)跡并行；（13）不要有浮空數字輸入，以防止不必要的開(kāi)關(guān)轉換和噪聲產(chǎn)生；（14）避免在晶振和其它固有噪聲電路下面有供電線(xiàn)跡；（15）相應的電源、地、信號和回路線(xiàn)跡要平行布景，以消除噪聲；（16）使時(shí)鐘線(xiàn)、總線(xiàn)和片使能端與輸入/輸出線(xiàn)和連接器分隔開(kāi)來(lái)；（17）使路線(xiàn)時(shí)鐘信號與I/O信號處于正交位置；（18）為使串擾最小，線(xiàn)跡用直角交叉和散置地線(xiàn)；（19）保護關(guān)鍵線(xiàn)跡（用4密耳到8密耳線(xiàn)跡以使電感最小，路線(xiàn)緊靠地板層，板層之間夾層結構，保護夾層的每一邊都有地）。

　　2.7.2 采用濾波技術(shù)降噪方法

　?。?）對電源線(xiàn)和所有進(jìn)入PCB的信號進(jìn)行濾波，在IC的每一個(gè)點(diǎn)引腳處用高頻低電感陶瓷電容（14MHz用0.1 mF，超過(guò)15MHz用0.01mF）進(jìn)行去耦；（2）旁路模擬電路的所有電源供電和基準電壓引腳；（3）旁路快速開(kāi)關(guān)器件；（4）在器件引線(xiàn)處對電源/地去耦；（5）用多級濾波來(lái)衰減多頻段電源噪聲；（6）把晶振安裝嵌入到板上并且接地；（7）在適當的地方加屏蔽；（8）安排鄰近地線(xiàn)緊靠信號線(xiàn)，以便更有效地阻止出現新的電場(chǎng)；（9）把去耦線(xiàn)驅動(dòng)器和接收器適當地放置在緊靠實(shí)際的I/O接口處，這可降低PCB與其它電路的耦合，并使輻射和敏感度降低；（10）對有干擾的引線(xiàn)進(jìn)行屏蔽和絞在一起，以消除PCB上的相互耦合；（11）在感性負載上加箝位二極管。

　3 DSP軟件設計時(shí)應采取的措施

　　軟件方面的干擾主要表現在以下幾個(gè)方面：（1）不正確的算法產(chǎn)生錯誤的結果，最主要的原因是由于計算機處理器中的程序指數運算是近似計算，產(chǎn)生的結果有時(shí)有較大的誤差，容易產(chǎn)生誤動(dòng)作；（2）由于計算機的精度不高，而加減法運算時(shí)要對階，大數“吃掉”了小數 ，產(chǎn)生了誤差積累，導致下溢的出現，也是噪聲的來(lái)源之一；（3）由于硬件方面的干擾引起的計算機出現的諸如：程序計數器PC值變化、數據采集誤差增大、控制狀態(tài)失靈、RAM數據受干擾發(fā)生變化以及系統出現“死鎖”等現象。

　　3.1 采用攔截失控程序的方法

　?。?）在程序設計時(shí)應多采用單字節指令，并在關(guān)鍵處插入一些空操作指令，或將有效單字節指令重復幾次，這樣可保護其后的指令不被拆散，使程序運行走上正軌；（2）加入軟件陷阱：當PC值失控使程序失控后，CPU進(jìn)入非程序區，這時(shí)可用一條引導指令，強迫程序進(jìn)入初始入口狀態(tài)，進(jìn)入程序區，可每隔一段設置一個(gè)陷阱；（3）軟件復位：當程序“走飛”時(shí)，運行監視系統，使系統自動(dòng)復位而重新初始化。

　　3.2 設立標志判斷

　　定義某單元為標志，在模塊主程序中把該單元的值設為某個(gè)特征值，然后在主程序的最后判斷該單元的值是否不變，若不同了則說(shuō)明有誤，程序就轉入錯誤處理子程序。

　　3.3 增加數據安全備份

　　重要的數據用兩個(gè)以上的存儲區存放，還可以用大容量的外部RAM，將數據作備份。永久性數據制成表格固化在EPROM中，這樣既能防止數據和表格遭破壞，又能保證程序邏輯混亂時(shí)不將數據當指令去運行。

　　4 利用EDA工具設計時(shí)應注意的幾個(gè)關(guān)鍵因素

　　高速數字電路的設計一方面需要設計人員的經(jīng)驗，另一方面需要優(yōu)秀的EDA工具的支持，EDA軟件己走向了多功能、智能化。隨著(zhù)球柵陣列封裝的高密度單芯片、高密度連接器、微孔內建技術(shù)以及3D板在印刷電路板設計中的應用，布局和布線(xiàn)已越來(lái)越一體化了，并成為了設計過(guò)程的重要組成部分。自動(dòng)布局和自由角度布線(xiàn)等軟件技術(shù)已漸漸成為解決這類(lèi)高度一體化問(wèn)題的重要方法，利用此類(lèi)軟件能在規定時(shí)間范圍內設計出可制造的電路板。在目前，由于產(chǎn)品上市時(shí)間越來(lái)越短，手動(dòng)布線(xiàn)極為耗時(shí)，己不能適應要求。因此，現在要求布局布線(xiàn)工具具有自動(dòng)布線(xiàn)功能，以快速響應市場(chǎng)對產(chǎn)品設計提出的更高要求。