I2C總線(xiàn)接口邏輯分析

3 I2C總線(xiàn)接口邏輯的構成

3.1 I2C總線(xiàn)接口電路的結構

I2C總線(xiàn)接口邏輯框圖如圖5所示。

在電路設計中，各功能塊的硬件實(shí)現介紹如下。

啟動(dòng)、停止檢測電路應用兩個(gè)D觸發(fā)器來(lái)分別響應SDA在SCL為高電平時(shí)的電平跳變。

移位寄存器電路由9個(gè)D觸發(fā)器串聯(lián)成9級移位寄存器，包括8位字節和1位應答位，實(shí)現SDA上數據的串并行轉換。寄存器復位值為“111111110”，接收8位字節后為“0D7D6D5D4D3D2D1D0”，即應答位為“0”，在第9個(gè)時(shí)鐘時(shí)輸出低電平作為應答信號。

可編程地址發(fā)生器電路生成器件地址，7位器件地址由器件編號地址(高4位)和引腳地址(低3位)組成。通過(guò)改變器件引腳的連接方式，就可改變器件地址，因此使應用方便靈活。

地址比較器電路由門(mén)電路組成布爾代數式邏輯，對尋址字節進(jìn)行判斷。若地址正確則將RS觸發(fā)器置“1”，使能譯碼器輸出。

3.2 I2C總線(xiàn)接口工作流程

I2C總線(xiàn)接口工作流程如圖6所示。