設計DSP常見(jiàn)的問(wèn)題集

問(wèn)：設計DSP系統時(shí)，我用C6000系列。DSP引腳的要上拉，或者下拉的原則是怎樣的？我經(jīng)常在設計時(shí)為某一管腳是否要設置上/下拉電阻而猶豫不定。
答：C6000系列的輸入引腳內部一般都有弱的上拉或者下拉電阻，一般不需要考慮外部加上
拉或者下拉電阻，特殊情況根據需要配置。
問(wèn)：我正在使用TMS320VC5402，通過(guò)HPI下載代碼，但C5402的內部只提供16K字的存儲區，請問(wèn)我能通過(guò)HPI把代碼下載到它的外部擴展存儲區運行嗎？
答：不行，只能下載到片內。
問(wèn)：電路中用到DSP，有時(shí)當復位信號為低時(shí)，電壓也屬于正常范圍，但DSP加載程序不成功。電流也偏大，有時(shí)時(shí)鐘也有輸出。不知為什么？
答：復位時(shí)無(wú)法加載程序。
問(wèn)：DSP和單片機相連組成主從系統時(shí)，需要注意哪些問(wèn)題？
答：建議使用HPI接口，或者通過(guò)DPRAM連接。
問(wèn)：原來(lái)的DSP的程序需放在EPROM中，但EPROM的速度難以和DSP匹配?，F在是如何解決此問(wèn)題的？
答：用BootLoad方法解決。
問(wèn)：我在使用5402DSK時(shí)，一上電，不接MIC，只接耳機，不運行任何程序，耳機中有比較明顯的一定頻率的噪聲出現。有時(shí)上電后沒(méi)有出現，但接MIC，運行范例中的CODEC程序時(shí)，又會(huì )出現這種噪聲。上述情況通常都在DSK工作一段時(shí)間后自動(dòng)消失。我在DSP論壇上發(fā)現別人用DSK時(shí)也碰到過(guò)這種情況，我自己參照5402DSK做了一塊板，所用器件基本一樣，也是這現象，請問(wèn)怎么回事？如何解決？
答：開(kāi)始時(shí)沒(méi)有有效的程序代碼，所以上電后是隨機狀態(tài)，出現這種情況是正常的。
問(wèn)：我使用的是TMS320LF2407，但是仿真時(shí)不能保證每次都能GO MAIN。我想詳細咨詢(xún)一下，CMD文件的設置用法，還有VECTOR的定義。
答：可能看門(mén)狗有問(wèn)題，關(guān)掉看門(mén)狗。有關(guān)CMD文件配置請參考《匯編語(yǔ)言工具》第二章。
問(wèn)：我設計的TMS320VC5402板子在調試軟件時(shí)會(huì )經(jīng)常出現存儲器錯誤報告，排除是映射的問(wèn)題，是不是板子不穩定的因素？還是DSP工作不正常的問(wèn)題？如何判別？
答：你可以利用Memoryfill功能，填入一些數值，然后刷新一下，看是不是在變，如果是
在變化，則Memory 是有問(wèn)題。
問(wèn)：如何解決Flash編程的問(wèn)題:可不可以先用仿真器下載到外程序存儲RAM中，然后程序代碼將程序代碼自己從外程序存儲RAM寫(xiě)到F240的內部Flash ROM中，如何寫(xiě)?
答：如果你用F240，你可以用下載TI做的工具。其它的可以這樣做。
問(wèn)：C5510芯片如何接入E1信號？在接入時(shí)有什么需要注意的地方？
答：通過(guò)McBSP同步串口接入。注意信號電平必須滿(mǎn)足要求。
問(wèn)：請問(wèn)如何通過(guò)仿真器把.HEX程序直接燒到FLASH中去?所用DSP為5402是否需要自己另外編寫(xiě)一個(gè)燒寫(xiě)程序， 如何實(shí)現?謝謝!!
答：直接寫(xiě).OUT。是DSP中寫(xiě)一段程序，把主程序寫(xiě)到FLASH中。
問(wèn)：DSP的硬件設計和其他的電路板有什么不同的地方？
答：1.要考慮時(shí)序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求。
問(wèn)：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪個(gè)可以較方便地與VC33連接，完成10個(gè)模擬信號的AD轉換（要求16bit，1毫秒內完成10個(gè)信號的采樣，當然也要考慮價(jià)格）？
答：作選擇有下列幾點(diǎn)需要考慮1. 總的采樣率：1ms、10個(gè)通道，總采樣率為100K ，所有A/D均能滿(mǎn)足要求。2. A/D與VC33的接口類(lèi)型：并行、串行。前2種A/D為并行接口，后幾種均為串行接口。3. 接口電平的匹配。前2種A/D為5V電平，與VC33不能接口；后幾種均可為3.3V電平，可與VC33直接接口。
問(wèn)：DSP的電路板有時(shí)調試成功率低于50%，連接和底板均無(wú)問(wèn)題，如何解決？有時(shí)DSP同CPLD產(chǎn)生不明原因的沖突，如何避免？
答：看來(lái)你的硬件設計可能有問(wèn)題，不應該這么小的成功率。我們的板的成功率為95%以上。
問(wèn)：我們的工程有兩人參與開(kāi)發(fā)，由于事先沒(méi)有考慮周全，一人使用的是助記符方式編寫(xiě)
匯編代碼，另一人使用的是代數符號方式編寫(xiě)匯編代碼，請問(wèn)CCS5000中這二種編寫(xiě)方式如何嵌在一起調試？
答：我沒(méi)有這樣用過(guò)，我想可以用下面的辦法解決：將一種方式的程序先單獨編譯為.obj
文件，在創(chuàng )建工程時(shí)，將這些.obj文件和另一種方式的程序一起加進(jìn)工程中，二者即可一
起編譯調試了。
問(wèn)：DSP數據緩沖，能否用SDRAM代替FIFO？
答：不行
問(wèn)：ADC或DAC和DSP相連接時(shí)，要注意什么問(wèn)題？比如匹配問(wèn)題，以保證A/D采樣穩定或D/A碼不丟失。
答：1. 接口方式：并行／串行；2. 接口電平，必須保證二者一致。
問(wèn)：用F240經(jīng)常發(fā)生外部中斷丟失現象，甚至在實(shí)際環(huán)境中只有在程序剛開(kāi)始時(shí)能產(chǎn)生中
斷，幾分鐘后就不能產(chǎn)生中斷。有時(shí)只能采取查詢(xún)的方式，請問(wèn)有何有效的解決方法？改
為F2407是不是要好些？
答：應該同DSP無(wú)關(guān)。建議你將中斷服務(wù)程序簡(jiǎn)化看一下。

四十九.時(shí)鐘電路選擇原則
1,系統中要求多個(gè)不同頻率的時(shí)鐘信號時(shí)，首選可編程時(shí)鐘芯片;
2,單一時(shí)鐘信號時(shí)，選擇晶體時(shí)鐘電路;
3,多個(gè)同頻時(shí)鐘信號時(shí)，選擇晶振;
4,盡量使用DSP片內的PLL，降低片外時(shí)鐘頻率，提高系統的穩定性;
5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內無(wú)振蕩電路，不能用晶體時(shí)鐘電路;
6,VC5401、VC5402、VC5409和F281x等DSP時(shí)鐘信號的電平為1.8V，建議采用晶體時(shí)鐘電路

五十.C程序的代碼和數據如何定位
1,系統定義:
.cinit 存放C程序中的變量初值和常量;
.const 存放C程序中的字符常量、浮點(diǎn)常量和用const聲明的常量;
tch 存放C程序tch語(yǔ)句的跳針表;
.text 存放C程序的代碼;
.bss 為C程序中的全局和靜態(tài)變量保留存儲空間;
.far 為C程序中用far聲明的全局和靜態(tài)變量保留空間;
.stack 為C程序系統堆棧保留存儲空間，用于保存返回地址、函數間的參數傳遞、存儲局部變量和保存中間結果;
.sysmem 用于C程序中malloc、calloc和realloc函數動(dòng)態(tài)分配存儲空間
2,用戶(hù)定義:
#pragma CODE_SECTION (symbol, section name);
#pragma DATA_SECTION (symbol, section name)

五十一.cmd文件
由3部分組成：
1)輸入／輸出定義：.obj文件：鏈接器要鏈接的目標文件;.lib文件：鏈接器要鏈接的庫文件;.map文件：鏈接器生成的交叉索引文件;.out文件：鏈接器生成的可執行代碼;鏈接器選項
2)MEMORY命令：描述系統實(shí)際的硬件資源
3)SECTIONS命令：描述段如何定位

五十二.為什么要設計CSL?
1,DSP片上外設種類(lèi)及其應用日趨復雜
2,提供一組標準的方法用于訪(fǎng)問(wèn)和控制片上外設
3,免除用戶(hù)編寫(xiě)配置和控制片上外設所必需的定義和代碼

五十三.什么是CSL?
1,用于配置、控制和管理DSP片上外設
2,已為C6000和C5000系列DSP設計了各自的CSL庫
3,CSL庫函數大多數是用C語(yǔ)言編寫(xiě)的，并已對代碼的大小和速度進(jìn)行了優(yōu)化
4,CSL庫是可裁剪的：即只有被使用的CSL模塊才會(huì )包含進(jìn)應用程序中
5,CSL庫是可擴展的：每個(gè)片上外設的API相互獨立，增加新的API，對其他片上外設沒(méi)有影響

五十四.CSL的特點(diǎn)
1,片上外設編程的標準協(xié)議：定義一組標準的APIs：函數、數據類(lèi)型、宏;
2,對硬件進(jìn)行抽象，提取符號化的片上外設描述:定義一組宏，用于訪(fǎng)問(wèn)和建立寄存器及其域值
3,基本的資源管理:對多資源的片上外設進(jìn)行管理;
4,已集成到DSP/BIOS中:通過(guò)圖形用戶(hù)接口GUI對CSL進(jìn)行配置;
5,使片上外設容易使用:縮短開(kāi)發(fā)時(shí)間，增加可移植.

五十五.為什么需要電平變換?
1)DSP系統中難免存在5V/3.3V混合供電現象;
2)I/O為3.3V供電的DSP，其輸入信號電平不允許超過(guò)電源電壓3.3V;
3)5V器件輸出信號高電平可達4.4V;
4)長(cháng)時(shí)間超常工作會(huì )損壞DSP器件;
5)輸出信號電平一般無(wú)需變換

五十六.電平變換的方法
1,總線(xiàn)收發(fā)器（Bus Transceiver）：
常用器件： SN74LVTH245A（8位）、SN74LVTH16245A（16位）
特點(diǎn)：3.3V供電，需進(jìn)行方向控制，
延遲：3.5ns，驅動(dòng)：-32/64mA，
輸入容限：5V
應用：數據、地址和控制總線(xiàn)的驅動(dòng)
2,總線(xiàn)開(kāi)關(guān)（Bustch）
常用器件：SN74CBTD3384（10位）、SN74CBTD16210（20位）
特點(diǎn)：5V供電，無(wú)需方向控制
延遲：0.25ns，驅動(dòng)能力不增加
應用：適用于信號方向靈活、且負載單一的應用，如McBSP等外設信號的電平變換
3,2選1切換器（1 of 2 Multiplexer）
常用器件：SN74CBT3257（4位）、SN74CBT16292（12位）
特點(diǎn)：實(shí)現2選1，5V供電，無(wú)需方向控制
延遲：0.25ns，驅動(dòng)能力不增加
應用：適用于多路切換信號、且要進(jìn)行電平變換的應用，如雙路復用的McBSP
4,CPLD
3.3V供電，但輸入容限為5V，并且延遲較大：＞7ns，適用于少量的對延遲要求不高的輸入信號
5,電阻分壓
10KΩ和20KΩ串聯(lián)分壓，5V×20÷（10＋20）≈3.3V

五十七.未用的輸入／輸出引腳的處理
1,未用的輸入引腳不能懸空不接，而應將它們上拉活下拉為固定的電平
1)關(guān)鍵的控制輸入引腳，如Ready、Hold等，應固定接為適當的狀態(tài),Ready引腳應固定接為有效狀態(tài),Hold引腳應固定接為無(wú)效狀態(tài)
2)無(wú)連接（NC）和保留（RSV）引腳,NC 引腳：除非特殊說(shuō)明，這些引腳懸空不接,RSV引腳：應根據數據手冊具體決定接還是不接
3)非關(guān)鍵的輸入引腳,將它們上拉或下拉為固定的電平，以降低功耗
2,未用的輸出引腳可以懸空不接
3,未用的I/O引腳:如果確省狀態(tài)為輸入引腳，則作為非關(guān)鍵的輸入引腳處理，上拉或下拉為固定的電平;如果確省狀態(tài)為輸出引腳，則可以懸空不接