高速DSP與串行A/D轉換器TLC2558接口的設計

TLC2558也是TI公司生產(chǎn)的高性能12位串行模數轉換器，共有8路模擬通道，最大采樣率為400ksps，自帶有8級FIFO，輸入模擬量電壓在0～5V之間。TLC2558的內部結構原理如圖1所示。由圖1可見(jiàn)，TLC2558由控制邏輯電路、A/D轉換器、多路轉換開(kāi)關(guān)和采樣/保持器、參考電壓、FIFO、配置寄存器（CFR）和命令寄存器（CMR）等部分構成。配置寄存器（CFR）用來(lái)設定TLC2558的工作方式，它和外部的控制信號一起可以有效地控制芯片的工作，包括采樣、轉換、讀取數據等；命令寄存器CMR用來(lái)選擇模擬量輸入通道和讀寫(xiě)CFR。在外接的信號中，SCLK引腳接時(shí)鐘信號，芯片通過(guò)引腳SDI在SCLK時(shí)鐘的下降沿接收數據，通過(guò)引腳SDO在SCLK時(shí)鐘的上升沿傳送數據；CS/為片選信號；FS為DSP幀同步輸入，表示串行數據幀開(kāi)始輸入或輸出；在擴展采樣時(shí)，CSTART/可用來(lái)控制模擬輸入采樣的開(kāi)始：高電平到低電平的跳變開(kāi)始模擬輸入信號的采樣，而低電平到高電平的跳變則置S/H為保持模式并啟動(dòng)轉換，如不用，可將此引腳接正電源；PWDN/為邏輯零時(shí)，模擬及基準電路均斷電，使芯片低功耗運行。INT/可設定為主處理器的終端輸出信號，INT/的下降沿表示數據已轉換完畢，請求CPU接收數據。AD轉換器采用12位的逐次逼近的ADC。TLC2558片內還包含了一個(gè)8級12位的FIFO緩沖器，數據轉換完后，放入FIFO中等待主處理器讀取數據，使用者能夠根據需要通過(guò)配置CFR選擇FIFO中數據滿(mǎn)2個(gè)、4個(gè)、6個(gè)、8個(gè)時(shí)或不經(jīng)過(guò)FIFO，由CPU讀取，這樣可以使用戶(hù)根據需要靈活選擇DSP讀取數據的方式。