基于A(yíng)DV7125的嵌入式系統VGA接口設計
加入技術(shù)交流群
3．2 S3C2440和ADV7125的電路連接
設計中主要使用S3C2440處理器的LCD控制器接口，它主要通過(guò)DMA方式占用系統總線(xiàn)，支持彩色TFT液晶屏，支持16 bbp無(wú)調色真彩。 LCD接口數據的低8位，中間8位和高8位分別與ADV7125芯片的BLUE信號、GREEN信號和RED信號相連，這樣就完成了S3C2440處理器與ADV7125芯片之間數字信號的傳輸。ADV7125芯片的時(shí)鐘信號采用LCD接口的時(shí)鐘信號，
信號與VM(VSDN)信號相連接，
同步信號接地。COMP端用于內部參考運放的補償，用0．1μF的陶瓷電容連接在COMP與模擬電源VAA之間，防止自激振蕩以增加穩定性。采用AD1580作為參考電壓，AD1580輸出信號穩定，能夠很好地滿(mǎn)足電路設計的需要。RSET引腳與地之間接一個(gè)530 Ω的電阻，用來(lái)控制視頻信號的滿(mǎn)幅度。在圖像系統中，不會(huì )自動(dòng)產(chǎn)生復合同步信號
，利用本設計可以實(shí)現視頻同步信息編碼直接進(jìn)入綠色信道。如果不需要，把輸入端與邏輯低電平相連。S3C2440和ADV7125的電路連接如圖4所示。其中VD0、VD1、…VD23、VDEN、CLK、HSYNC、VSYNC為S3C2440的輸出端。本文引用地址：http://dyxdggzs.com/article/150320.htm
3．3 電路連接需要注意的問(wèn)題
ADV7125可以用于灰度視頻信號輸出。例如：僅用于1個(gè)通道進(jìn)行視頻輸出，這時(shí)其他兩個(gè)不用的視頻數據信道都應該與邏輯0相連，不用的模擬輸出應該與使用的信道一樣連接相同的負載。
為了實(shí)現ADV7125的最優(yōu)噪聲性能，對PCB的設計必須特別注意。ADV7125電源和地線(xiàn)上的噪聲應該優(yōu)化?？梢酝ㄟ^(guò)屏蔽數字輸入和提供好的退耦達到這一點(diǎn)。VAA和GND的引線(xiàn)長(cháng)度應該盡量短，這樣可以減小電感環(huán)路。在設計PCB時(shí)應盡量把模擬地與數字地分開(kāi)，地線(xiàn)應該通過(guò)1個(gè)磁珠與PCB大面積鋪地相連，并且磁珠應該盡可能的靠近ADV7125器件的地引腳。電路中使用的電容應該盡可能的靠近對應引腳，并且電容的引線(xiàn)應該盡可能的短，這樣可以減小引線(xiàn)電容。由于使用頻率非常高，時(shí)鐘引線(xiàn)應盡可能地短，這樣可以減小噪聲的抖動(dòng)。視頻輸出信號應該由數字地平面覆蓋，這樣可以增大高頻電源抑制比。
由于模擬RGB信號采用高阻電流源輸出方式，可以直接驅動(dòng)75 Ω的同軸傳輸線(xiàn)。長(cháng)于10 m的電纜可能會(huì )對高頻模擬輸出脈沖衰減。使用輸出緩沖可以補償電纜的失真。這些緩沖器在整個(gè)輸出電壓擺幅期間，必須有足夠的電流。常見(jiàn)的有AD84x系列的單片運放。在較高的頻率下(如80 MHz)，推薦使用AD848。其典型增益電路如圖5所示。
通過(guò)簡(jiǎn)單的計算可以得知其增益為：GAIN=1+Z1／Z2。改變緩沖電路的增益器件Z1、Z2來(lái)滿(mǎn)足所要求的視頻電平。
3．4 相關(guān)的軟件設置
下面以簡(jiǎn)單的測試程序為例來(lái)說(shuō)明相關(guān)軟件的編寫(xiě)。
軟件設計的基本流程如圖6所示。具體過(guò)程如下：
①首先對LCD的功能寄存器進(jìn)行初始化，主要設置LCD控制寄存器1～5，LCD緩沖區起始地址控制寄存器；屏蔽LCD中斷。
②其次對LCD的輸出時(shí)序(VGA信號時(shí)序)進(jìn)行設置。設置分辨率、周期、前(后)信號、同步脈沖。
③再次是對視頻信號進(jìn)行設置，主要是使能LCD視頻信號的輸出。
④用一幅圖像的輸出來(lái)測試VGA的顯示是否正常。
評論