基于A(yíng)DV7125的嵌入式系統VGA接口設計

對應圖2和表1可得到以下結論：
①當IOR、IOG、IOB三端的DAC輸入為0x00時(shí)，代表屏幕最黑，此時(shí)對應圖2為 LEVEL，對應表1為第7行。從圖2左面列表可以看到，IOR、IOB端的電流、電壓分別是0mA、0V，IOG端的電流、電壓分別是7．2 mA、0．271 V。即電流相差7．2 mA。
②當IOR、IOG、IOB三端的DAC輸入為0xFF時(shí)，代表屏幕最白，此時(shí)對應圖2為WHITE LEVEI，對應表1為第2行。從圖2左面列表可以看到，IOR、IOB端的電流、電壓分別是18．67 mA、0．7 V，IOG端的電流、電壓分別是26．0 mA、0．975 V。即電流相差7．3 mA。
從表1，可以得到以下的結論：
①當和都為高電平(為1)時(shí)，IOG端口的白電平信號的電流，要比IOR、IOB端口同樣情況下的電流高出7．3mA左右；視頻信號電流、黑電平信號的電流，要比IOR、IOB端口同樣情況下的電流高出7．2 mA左右。
②當為低電平(為0)、任意時(shí)，同樣的DAC輸入條件下，IOR、IOB、IOG三端的輸出信號電流大小是完全一樣的。
③當為低電平(為0)時(shí)，無(wú)論DAC輸入是多少，IOR、IOG、IOB三端的輸出信號均對應于高／低的同步無(wú)效／有效黑電平。

3 VGA接口設計
根據需要，把LCD信號轉換為VGA信號，轉換時(shí)必須根據VGA信號的時(shí)序進(jìn)行轉換。VGA信號一共包括5部分，分別是紅(R)、綠(G)、藍(B)三色信號和行(H)、場(chǎng)(V)同步信號，紅(R)、綠(G)、藍(B)三色信號和行(H)、場(chǎng)(V)同步信號根據S3C2440的配置時(shí)序，由S3C2440以數字信號的形式輸出，之后由ADV7125對紅(R)、綠(G)、藍(B)三色信號進(jìn)行轉換，行(H)、場(chǎng)(V)同步信號直接進(jìn)入VGA接口中，不需要轉換。下面分別介紹VGA信號的時(shí)序、硬件連接、軟件設計以及注意事項。
3．1 VGA時(shí)序信號
以分辨率為640x480、刷新頻率為60 Hz、16位的彩色顯示模式為例，VGA信號的掃描時(shí)序如圖3所示。

在場(chǎng)掃描時(shí)序中，VSYNC為場(chǎng)同步信號，Tvsync是指顯示器掃描1幀完整畫(huà)面需要的時(shí)間，大小為16 667μs；VSYNC信號每場(chǎng)有525行，其中480行為有效顯示行，45行是場(chǎng)消隱期。場(chǎng)消隱期包括場(chǎng)同步時(shí)間(低電平場(chǎng)同步脈沖)twv(2行／63μs)、場(chǎng)消隱前肩tHV(13行／412μs)、場(chǎng)消隱后肩tVH(30行／952 μs)，共45行。
在行掃描時(shí)序中，HSYNC為行同步信號，Thsync是指顯示器掃描一行需要的時(shí)間，大小為31．75μs，該周期通過(guò)Hsync(行同步脈沖)來(lái)同步，脈沖的寬度tWH=3．81μs。每顯示行包括800點(diǎn)，其中640點(diǎn)為有效顯示區，160點(diǎn)為行消隱期(是非顯示區)。行消隱期包括行同步時(shí)間tWH(3．81μs)，行消隱前肩tHC(0．516μS)和行消隱后肩tCH(1．786μs)，共160個(gè)點(diǎn)時(shí)鐘。