S3C4510B型ARM微處理器最小系統構建

1 引言

　　目前，各種各樣ARM微處理器的設備應用數量已經(jīng)遠遠超過(guò)了通用計算機。在工業(yè)和服務(wù)領(lǐng)域中，使用ARM微處理器的數字機床、智能工具、工業(yè)機器人、服務(wù)機器人正在逐漸改變著(zhù)傳統的工業(yè)生產(chǎn)和服務(wù)方式。本文介紹S3C4510B型ARM微處理器最小系統的構建，并給出系統外圍相關(guān)器件的選型。

　　2 S3C4510B

　　S3C4510B是韓國三星公司(Samsung)基于以太網(wǎng)應用系統的高性?xún)r(jià)比16/32位RISC微處理器，內含1個(gè)由ARM公司設計的低功耗、高性能16/32位ARM7TDMI型RISC處理器核，最適合用于對價(jià)格和功耗敏感的應用領(lǐng)域。

　　S3C4510B的工作電壓為3.3V，總高主頻為50MHz，采用208引腳QFP封裝。其外部數據總線(xiàn)(雙向、32位)支持外部8、16位、32位的數據寬度;22位的地址總線(xiàn)可尋址每一個(gè)ROM/SRAM組、FLASH存儲器組、DRAM組和外部I/O組4M字(16M字節)的地址范圍。該微處理器內建37個(gè)32位的寄存器(31個(gè)通用寄存器和6個(gè)狀態(tài)寄存器)，在某一時(shí)刻寄存器能否訪(fǎng)問(wèn)由處理器的當前工作狀態(tài)和操作模式?jīng)Q定。單個(gè)S3C4510B具有的片內外圍功能模塊包括1個(gè)帶總線(xiàn)請求/應答引腳的外部總線(xiàn)控制器;1個(gè)32位系統總線(xiàn)仲裁器;1個(gè)可配置為內部SRAM的一體化指令/數據Cache(8KB);1個(gè)僅支持主控模式的ⅡC接口;1個(gè)Ethernet控制器;2個(gè)帶緩沖描述符的HDLC(高層數據鏈路控制)通道;1個(gè)DMA控制器;2個(gè)可工作于DMA方式或中斷方式的UART模塊;2個(gè)可編程32位定時(shí)器;18個(gè)可編程I/O口;1個(gè)含有21個(gè)中斷源的中斷控制器和1個(gè)PLL電路。

　　3 硬件設計

　　3.1 最小系統設計

　　最小系統是由保證微處理器可靠工作所必須的基本電路組成的。S3C4510B的最小系統由S3C4510B、電源電路、晶體振蕩器電路、復位電路和JTAG接口電路組成。它們的連接關(guān)系如圖1所示。

　　3.1.1 電源電路

　　在系統中，S3C4510B及部分外圍器件需3.3V電源，另外，部分器件需要5V電源，為簡(jiǎn)化系統電源電路的設計，要求整個(gè)系統的輸入電壓為5V直流穩壓電源。為了得到可靠的3.3V電壓，此處選用Linear Technology公司生產(chǎn)的LT1085CT-3.3型DC-DC變換器，它的輸入電壓為5V，輸出電壓為3.3V，輸出電流可達3A。電源電路如圖2所示。

　　3.1.2 晶體振蕩器電路

　　該電路用于向S3C4510B和其他電路提供工作時(shí)鐘。鑒于有源晶體振蕩器在工作可靠性和精度上都要優(yōu)于無(wú)源晶體振蕩器，故在系統中使用了有源晶體振蕩器。根據S3C4510B的最高工作頻率及PLL電路的工作方式，選擇10MHz的有源晶體振蕩器，其頻率經(jīng)過(guò)S3C4510B內部PLL電路倍頻后，最高可達50MHz。內部PLL電路兼有頻率放大和信號提純的功能，因此，系統可以以較低的外部時(shí)鐘信號獲得較高的工作頻率。晶體振蕩器電路如圖3所示。

　　3.1.3 復位電路該電路主要完成系統的上電復位和系統運行時(shí)用戶(hù)的按鍵復位功能，有助于用戶(hù)調試程序。此處選用IMP公司生產(chǎn)的IMP708TCSA型復位電路，它的工作電壓為3.3V，具有1個(gè)手動(dòng)復位輸入引腳和2個(gè)復位輸出引腳(高電平有效引腳和低電平有效引腳各1個(gè))，可以滿(mǎn)足不同復位信號的要求。復位電路如圖4所示。

上一頁(yè) 1 2 下一頁(yè)