基于DSP的SOPC技術(shù)設計

　　系統的硬件系統包括3個(gè)部分：FPGA部分、存儲器部分和外圍元器件部分。FPGA部分是建立在FPGA內的，在SOPC Buider中需要設計的就是該部分。其中包含1個(gè)NiosII CPU核，1個(gè)內部時(shí)鐘，1個(gè)Avalon總線(xiàn)控制器，連接Nios II核的下載和調試程序的JTAG_UART通信模塊，DDS接口模塊及DDS模塊，FIR、IIR數字濾波器接口模塊及功能模塊，編解碼模塊及接口模塊，以及Flash存儲器模塊等。其設計與一般的嵌入式開(kāi)發(fā)不同，可在Nios II核外(但還在同一個(gè)FPGA芯片內)加入相應的外設模塊核，并通過(guò)在片上的Avalon總線(xiàn)與Nios II相連。為使具有DSP處理器功能的Nios II系統正常工作，在FPGA外圍接有一些控制鍵，以調度各模塊的應用。

　　3．1 建立Nios II嵌入式處理器系統

　　首先，利用Quartus II建立項目工程，選用的目標器件為Cyclone EPIC12；
再用SOPC Bider創(chuàng )建Nios II組件模型，生成硬件描述文件，鎖定引腳后進(jìn)行綜合與適配，生成Nios II硬件系統下載文件；然后建立Nios II嵌入式系統，從SOPC Buider組件欄中加入所需的組件(如Nios IICPU核、定時(shí)器Timer、JTAG_UART、Avalon三態(tài)總線(xiàn)橋、鍵輸入I／O口和Flash等)。另外，為了實(shí)現NiosII處理器對EPCS Flash存儲器的讀寫(xiě)訪(fǎng)問(wèn)，還要加入一個(gè)EPCS Serial F1ash Controller組件。通過(guò)此控制器將用于FPGA配置的SOF文件和CPU運行的軟件一并存于EPCS器件中，以便大大簡(jiǎn)化硬件系統組成結構。為了保證所有組件的地址安排是合法的，要對各組件地址實(shí)行自動(dòng)分配；最后進(jìn)行全程編譯(即分析、綜合、適配和輸出文件裝配)，完成Nios II硬件系統的設計。

　　在Nios II硬件系統設計完成后。將配置文件下載到指定的FPGA中。通過(guò)SOPC Buider軟件窗口，可進(jìn)入Nios II IDE軟件開(kāi)發(fā)環(huán)境進(jìn)行軟件設計。

　　3.2 DSP處理器功能系統的建立

　　使用DSP Buider在FPGA上進(jìn)行DSP模塊的設計，可實(shí)現高速DSP處理。但是，在實(shí)際應用中，除了要求DSP高速外，由于DSP處理的算法往往比較復雜，如果單純使用DSP Bider來(lái)實(shí)現純硬件的DSP模塊，會(huì )耗費過(guò)多的硬件資源，因此有時(shí)也無(wú)法完成許多算法復雜的模型。而Nios II則是一個(gè)建立在FPGA上的嵌入式微處理器軟核，它有一個(gè)重要的特性是具有自定制指令。

　　在DSP算法中會(huì )反復出現一些運算(如復數乘法器、整數乘法器、浮點(diǎn)乘法器等)，而在通用的CPU中都沒(méi)有專(zhuān)門(mén)用于復數乘法計算和浮點(diǎn)乘法計算的相關(guān)指令。在系統設計中，利用MATLAB、DSP Buider或者VHDL設計并生成復數乘法器、整數乘法器、浮點(diǎn)乘法器等硬件模塊。在Quartus II環(huán)境中對上述文件做一些修正后，在SOPC Buider窗口中將它們定制為相應的指令，并可設定或修改執行該指令的時(shí)鐘周期。在進(jìn)行DSP算法運算時(shí)，可通過(guò)匯編或C語(yǔ)言，甚至C++語(yǔ)言來(lái)運用這些自定義指令進(jìn)行嵌入式程序設計。

　　根據復數運算的算法，假設有2個(gè)復數為a+bj和c+dj，則乘法表述為：

　　圖2是用MATLAB、DSP Buider設計的復數乘法器模型。它實(shí)現了一個(gè)16位的復數乘法，虛部和實(shí)部都是16位，可以用一個(gè)32位的值表示該復數。在設計中，NiosII為32位數據，正好可以放置2個(gè)復數。

　　要將這個(gè)復數乘法器硬件模塊設置成相應的指令，還須進(jìn)行以下操作：

　?、賳螕魣D標SignalCompiler對其進(jìn)行轉換，選擇器件(用Cyclone)和Quartus II綜合器．轉換后使其生成SOPCBuider的PTF文件。

　?、谕顺鯩ATLAB后，在Quartus II環(huán)境中對轉換后所生成的復數乘法器的頂層VHDL文件進(jìn)行修改。在SOPC Buider窗口雙擊CPU項，進(jìn)入“指令加入”編輯窗，將這個(gè)硬件模塊設置成自定義的復數乘法指令。

　　指令生成后，可利用Quartus II編輯C程序進(jìn)行測試；測試成功后，在DSP算法計算中遇到復數乘法就可以運用復數乘法指令。這種方法將常用的硬件模塊生成指令，通過(guò)軟硬件并存的設計方法在FPGA中實(shí)現較復雜的DSP算法，能夠將軟件的靈活性和硬件的高速性結合起來(lái)，較好地解決了現代DSP設計中的諸多問(wèn)題。但對于DDS模塊，還是以硬件形式固化在FPGA中?？梢愿鶕枰?，利用DDS設計出幅度、相位和頻率調制器。

　　另外，Nios II的外設是可任意定制的，Nios II系統的所有外設都是通過(guò)Avalon總線(xiàn)與Nios II CPU相接的。Avalon總線(xiàn)是一種協(xié)議較為簡(jiǎn)單的片內總線(xiàn)，Nios II通過(guò)Avalon總線(xiàn)與外界進(jìn)行數據交換。在本系統中，采用AvalonSlave外設方式加入了自定制AvalorL總線(xiàn)組件A／D轉換接口模塊、D／A接口模塊，用于控制采樣A／D的工作以及高速D／A的波形數據輸出；而自定義的Avalon總線(xiàn)組件DDS模塊接口和DSP功能轉換控制接口，則用于Nios II CPU對DDS模塊的控制，以及通過(guò)外部鍵盤(pán)來(lái)控制DSP功能的選擇。

　　結語(yǔ)

　　整個(gè)系統除了A／D、D／A轉換器和控制選擇鍵盤(pán)外接外，其余都在一片FPGA町編程芯片中。由于有NiosII作CPU，因此既可自定義指令，也可通過(guò)Avalon總線(xiàn)自定義各種接口模塊組件，使整個(gè)DSP系統的使用靈活多樣，在現代DSP技術(shù)中有著(zhù)越來(lái)越多的應用。