AT91系列ARM硬件設計筆記

　電源問(wèn)題

　　1.VDDCORE和VDDIO引腳電源

　　A)VDDCORE和VDDIO引腳電源必須連接到使用退耦電容的干凈的直流電源上;退耦電容應盡可能的接近微控制器的VDD和GND引腳;退耦電容典型值是33nF到100nF。

　　B)除保證復位的延時(shí)時(shí)間大于兩個(gè)電源的上升時(shí)間外，對電源的時(shí)序上沒(méi)有特殊的要求。

　　C) 值得注意的是在VDDCORE一直給微控制器供電保存內部RAM和寄存器內容時(shí)VDDIO供電不能停止，如果這樣的話(huà)他不是破壞性的，帶能導致內部外圍設備的輸入進(jìn)入一個(gè)不確定的狀態(tài)。此外，除電流連續狀態(tài)下的阻性負載外，VDDIO的電流消耗依賴(lài)于連接到EBI的I/O線(xiàn)和PIO線(xiàn)切換時(shí)的負載電容。這就是說(shuō)，當CPU處于備用狀態(tài)時(shí)不需要停止VDDIO.

　　2.VPP引腳

　　VPP用來(lái)提高FLASH的編程和擦除速度。電壓范圍參見(jiàn)數據手冊。VPP引腳可以不連接，為防止意外，可以考慮施加一個(gè)已知的電平以防止步必要的動(dòng)作。

　　主時(shí)鐘引腳

　　1.MCKI引腳

　　MCKI引腳是微控制器的主時(shí)鐘輸入引腳。此引腳輸入一個(gè)方波時(shí)鐘信號。外部時(shí)鐘的高半周期(tCH)和低半周期(tCL)有一個(gè)最小值，見(jiàn)數據手冊。AT91X40X系列沒(méi)有內部振蕩器，僅僅連接一個(gè)晶振是不可以的。

　　2.MCKO引腳

　　MCKO引腳提供一個(gè)延時(shí)的MCKI引腳的時(shí)鐘輸入信號的鏡像以提供系統內的其他設備使用。MCKO驅動(dòng)能力低，用它來(lái)驅動(dòng)幾個(gè)TTL負載是不可行的。當使用BGA封裝的AT91X40X系列微控制器時(shí)，如果這個(gè)引腳不使用，強烈建議你將它作為PCB上的測試點(diǎn)。這樣用來(lái)快速判斷微控制器是否有一個(gè)正確的時(shí)鐘

　　NRST輸入引腳

　　NRST引腳用于主系統復位。它為低時(shí)復位所有內部設備寄存器，ARM內核的程序計數器和JTAG/ICE端口。在系統引導時(shí)他采樣BMS和NTRI引腳。NRST必須被保持到提供給微控制器的電源穩定和依照外部振蕩器的啟動(dòng)時(shí)間。

　　在釋放NRST引腳前必須保持0電平至少10個(gè)時(shí)鐘周期以便能夠正確的采樣BMS和NTRI引腳。

　　復位期間采樣的引腳

　　1.引導模式選擇引腳(BMS)

　　P25/BMS 輸入引腳在NRST引腳的上升沿采樣。這個(gè)引腳使ARM7TDMI內核從他的內部閃存，或連接到EBI的片選0(NCS0)的一個(gè)或多個(gè)閃存開(kāi)始讀取指令。一旦BMS引腳在復位期間被采樣完畢并且處理器正確初始化，P25/BMS引腳能夠作為通用I/O引腳。

　　依賴(lài)于BMS引腳的電平，能夠選擇引導用存儲器數據總線(xiàn)寬度的選擇，8位或16位。具體請參見(jiàn)數據手冊。

　　2.三態(tài)輸入引腳

　　為了調試的方便，AT91X40X系列提供了一個(gè)三態(tài)模式。這能夠從目標板連接仿真探頭到應用板。在三態(tài)模式，所有AT91X40X系列微控制器的輸出驅動(dòng)引腳均被禁止。對于基于閃存的AT91FR40X系列微控制器，三態(tài)模式使編程器像對待ATMEL閃存一樣對待微控制器。

　　當用戶(hù)不使用AT91系列的三態(tài)模式時(shí)，在復位期間NTRI引腳必須通過(guò)一個(gè)400KR的電阻上拉。注意，NTRI引腳復用為I/O線(xiàn)P21和USART1的TXD1引腳。如果此引腳連接到一個(gè)內部包含400KR電阻的標準RS232驅動(dòng)器，則不需要上拉電阻。詳細參見(jiàn)RS232驅動(dòng)器。JTAG/ICE端口引腳

　　在帶IEEE1149標準的JTAG/ICE端口的任何ARM處理器中，TDI,TDO,TMS和TCK是最少的引腳。除TDO引腳外的其他所有引腳內部均有大約10KR的上拉電阻。

　　這些引腳用來(lái)訪(fǎng)問(wèn)ARM內核的ICE以進(jìn)行調試。ATX40X系列在數字I/O單元不具有邊界掃描特性，因此在此系列中JTAG的邊界掃描特性不能使用。

　　PIO引腳

　　1.復用引腳

　　大多數的I/O引腳復用為一個(gè)或兩個(gè)內部設備。這些引腳的大多數在PIO模式重新安排狀態(tài)，舉例來(lái)說(shuō)，對于P21/TXD/NTR1示例來(lái)說(shuō)，不受內部設備驅動(dòng)。其他一些引腳像地址線(xiàn)A20-A23在外圍模式有他們自己的安排狀態(tài)，舉例來(lái)說(shuō)，受EBI驅動(dòng)。如果這些引腳復位后由不由外圍設備驅動(dòng)，他們作為通用I/O引腳。

　　未使用的引腳不用連接但為了避免一些外部異常信號導致的不必要行為和/或內部震蕩導致的額外電流損耗，通?？紤]在初始化代碼中設置這些未使用的引腳為輸出模式。這些I/O線(xiàn)在嵌入式微控制器中沒(méi)有上拉或下拉電阻。

　　2.單一功能的PIO引腳

　　單一功能的PIO引腳不和任何內部設備復用的I/O引腳。缺省狀態(tài)，所有I/O引腳在復位后在輸入模式。未使用的I/O引腳可以不連接，但要在初始化代碼中設置為輸出模式。這些I/O線(xiàn)在嵌入式微控制器中沒(méi)有上拉或下拉電阻。

　　1.地址線(xiàn)引腳

　　AT91X40X 系列地址總線(xiàn)有24根地址線(xiàn)并且因此能夠訪(fǎng)問(wèn)16M的存儲器空間。地址線(xiàn)A0-A23不能和任何PIO線(xiàn)或內部設備復用。地址線(xiàn)A20-A23復用為 PIO線(xiàn)和四個(gè)附加的4個(gè)片選線(xiàn)。在訪(fǎng)問(wèn)設備時(shí)如果這4個(gè)高4位地址線(xiàn)不使用，他們能夠作為片選線(xiàn)或PIO線(xiàn)。當使用基于閃存的AT91X40X系列微控制器時(shí)，注意地址線(xiàn)A20復位后不得作為片選線(xiàn)(CS7)或PIO線(xiàn)。A20是內部閃存的MSB(最高位)。

　　2.數據總線(xiàn)引腳

　　AT91X40X 系列數據總線(xiàn)能夠使用8-位或16-位模式，這依賴(lài)于片選線(xiàn)0(NCSO)的BMS引腳狀態(tài)和其他所有片選線(xiàn)的EBI芯片選擇寄存器的配置。需要注意的是，AT91X40X系列微控制器的數據總線(xiàn)沒(méi)有內部上拉或下拉電阻。強烈建議你增加100KR左右的上拉或下拉電阻以防止外部干擾信號導致的未知動(dòng)作和 /或內部振蕩器故障導致的VDDIO和VDDCORE的額外電流損耗。AT91的EBI數據總線(xiàn)能夠驅動(dòng)的負載電容能夠通過(guò)AT91 EBI定時(shí)計算器應用筆記估算。

　　3.控制信號引腳

　　控制總線(xiàn)有以下幾個(gè)模式讀寫(xiě)線(xiàn)，片選線(xiàn)和字節選擇線(xiàn)，他們使用戶(hù)能夠連接多種存儲器和外圍設備。注意的是，依賴(lài)于微控制器的主時(shí)鐘，必須NWR和NRD線(xiàn)可接受的最大負載電容在可接受的范圍內。過(guò)載的NWR和NRD線(xiàn)可以延長(cháng)一些EBI延時(shí)，因而發(fā)生讀或寫(xiě)訪(fǎng)問(wèn)不一致。

　　控制總線(xiàn)信號能夠驅動(dòng)的負載電容能夠通過(guò)AT91 EBI定時(shí)計算器應用筆記估算。

　　4.NWAIT引腳

　　在訪(fǎng)問(wèn)的任何時(shí)間或標準的等待狀態(tài)不足夠時(shí)NWAIT引腳能夠增加讀或寫(xiě)訪(fǎng)問(wèn)的額外的等待周期。當NWAT引腳被檢測到為低時(shí)，內核時(shí)鐘停止并且EBI停止當前訪(fǎng)問(wèn)但不改變輸出信號或內部計數器和狀態(tài)。當NWAIT引腳被重新釋放后，內核時(shí)鐘啟動(dòng)并且EBI結束訪(fǎng)問(wèn)操作。

　　NWAIT引腳輸入低激活并且在主時(shí)鐘的上升沿檢測。NWAIT輸入信號僅僅能夠在主時(shí)鐘低階段同步激活。

　　NWAIT 信號在時(shí)鐘的上升沿也必須保證設置時(shí)間和保持所需的時(shí)間匹配。當設置和保持時(shí)間不匹配時(shí)，它可以立即凍結EBI信號到他們的活動(dòng)狀態(tài)(或甚至一些周期之后)并且保持這個(gè)狀態(tài)直到執行硬件復位。如果NWAIT引腳由像DSP或FPGA之類(lèi)的外部器件驅動(dòng)，用戶(hù)必須保證當AT91微控制器上電時(shí)NWAIT引腳為高驅動(dòng)。如果NWAIT引腳未使用，必須增加一個(gè)100KR的上拉電阻。