基于A(yíng)RM+zigBee的通用網(wǎng)絡(luò )測控系統硬件設計

0引言

隨著(zhù)物聯(lián)網(wǎng)概念的提出及相關(guān)技術(shù)的發(fā)展，網(wǎng)絡(luò )化測量控制已成為測控系統發(fā)展的必然趨勢。然而，當前國內外工業(yè)控制領(lǐng)域普遍使用且技術(shù)相當成熟的PLC(Programable Logic Controller)基本都不支持網(wǎng)絡(luò )，也不能簡(jiǎn)單升級具有網(wǎng)絡(luò )功能，且模式較為單一。因而，設計與實(shí)現了一種網(wǎng)絡(luò )化通用測控系統平臺，以實(shí)現網(wǎng)絡(luò )化測控需求且具有一般平臺的通用性能。本文主要介紹了ARM嵌入式系統與ZigBee無(wú)線(xiàn)技術(shù)相結合的通用網(wǎng)絡(luò )測控平臺的硬件設計。

1 系統硬件總體設計

基于ARM的通用網(wǎng)絡(luò )測控系統硬件架構如圖1所示，本系統在測控端采用基于ARM的CPU，通過(guò)網(wǎng)絡(luò )接口與Internet相連，外圍擴展有數字量輸入／輸出模塊、模擬量輸入／輸出模塊及無(wú)線(xiàn)ZigBee組網(wǎng)數據傳輸模塊。硬件設計的主要研究?jì)热荩?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/基于">基于ARM的嵌入式主控硬件平臺、ZigBee無(wú)線(xiàn)網(wǎng)絡(luò )數據傳輸模塊、測控I／0模塊硬件以及硬件系統的通用性指標和網(wǎng)絡(luò )化性能的分析測試。

圖1 系統硬件架構

2 ARM主控模塊硬件

系統核心芯片是Samsung公司生產(chǎn)的基于A(yíng)RM920T核16／32位RSIC(Reduced Instruction Set Computer，精簡(jiǎn)指令集計算機)微處理器S3C2440A，該芯片資源豐富、運算速度快、功能強大，且價(jià)格相對合理。核心板系統框圖如圖2所示。

圖2 核心板系統框圖

2．1 存儲器電路

FLASH存儲器采用Samsung半導體生產(chǎn)的64M×8 b的K9F1208U0M Nand FLASH存儲器芯片。本系統使用了一片該芯片構成64MB的FLASH，系統的啟動(dòng)代碼Bootloader文件、內核鏡像文件以及文件系統均存于此。SDRAM存儲器采用Hynix生產(chǎn)的4 Banks×4M×16 b的HY57V561620 CSD-RAM芯片，為了保證系統的運行速度，本系統采用兩片該芯片并聯(lián)構成32位數據存儲器。

2．2 JTAG調試接口

JTAG(Joint Test Action Group，聯(lián)合測試行動(dòng)小組)是一種國際標準測試協(xié)議(IEEE 1149．1兼容)，主要用于芯片內部測試。它在芯片內部封裝了專(zhuān)門(mén)的測試電路TAP(Test Access Port，測試訪(fǎng)問(wèn)口)，通過(guò)專(zhuān)用的JTAG測試工具對內部節點(diǎn)進(jìn)行測試，同時(shí)可用于在線(xiàn)編程。標準的JTAG接口是4線(xiàn)：TMS，TCK，TDI，TDO，分別為模式選擇、時(shí)鐘、數據輸入和數據輸出線(xiàn)。系統采用20針的標準接口，用于在線(xiàn)調試及系統Bootloader的下載。

2．3 電源與系統時(shí)鐘電路

電源設計的可靠性關(guān)系到系統運行的穩定與否。本系統輸入電源為5 V，通過(guò)LM1117芯片將其穩壓至3．3V，使用大電容抑制低頻干擾，小電容抑制高頻干擾，用于芯片接口的供電，同時(shí)采用專(zhuān)用電源芯片MIC5219BMM，為內核提供低噪的1．3 V電壓，以確保系統供電穩定。

系統時(shí)鐘主要分為主頻時(shí)鐘FCLK，AHB總線(xiàn)設備時(shí)鐘HCLK，APH總線(xiàn)設備時(shí)鐘PCLK。本系統采用外部12 MHz晶體振蕩器，通過(guò)S3C2440的設置模式選擇引腳OM[2：3]均為低電平的組合方式來(lái)選擇S3C2440的時(shí)鐘源為外部晶振XTIPLL。同時(shí)，可通過(guò)片內的兩個(gè)鎖相環(huán)MPLL和UPLL來(lái)得到內核時(shí)鐘和USB時(shí)鐘。

2．4 串行接口電路

當前，基本上各種處理器上都具備串口，本系統中的串口主要用于前期調試以及與主無(wú)線(xiàn)模塊的通信。由于CPU串口引出腳電平不是標準RS 232電平，因此在與PC機連接調試時(shí)需進(jìn)行電平轉換，而與無(wú)線(xiàn)模塊通信則可直連?？梢栽贚inux內核串口驅動(dòng)的基礎上修改為ZigBee的數據收發(fā)驅動(dòng)，其電路如圖3所示。

圖3 串行接口電路

2．5 網(wǎng)絡(luò )接口電路

網(wǎng)絡(luò )接口電路是該系統中重要的硬件部分。為了保證網(wǎng)絡(luò )數據傳輸的穩定流暢，本系統中采用10／100 Mb／s自適應以太網(wǎng)MAC控制器芯片DM9000A，該芯片具有一個(gè)10／100 Mb／s自適應的PHY和4K DWORD值的SRAM，物理協(xié)議層接口完全符合IEEE 802．3u規范，支持IEEE802.3x全雙工流量控制。主控模塊板上nGCS3接DM9000A的片選CS#，地址配置為0x18000002，LDATA[15：0]接DM9000A數據位SD[15：0]構成16位數據總線(xiàn)模式。此外，采用HS9016用于I／O隔離變壓，然后連接RJ45接口。隔離電路如圖4所示。

圖4 網(wǎng)絡(luò )接口隔離變壓電路

3 測控I／O模塊硬件

3．1 數字量輸入／輸出模塊

系統實(shí)現了8路數字量的輸入，8路數字量的輸出，采用CH573對數字量輸出進(jìn)行鎖存，采用CH245對輸入量進(jìn)行選通。為了節省端口資源，數字量的輸入、輸出的8根數據線(xiàn)復用，通過(guò)控制CH573的鎖存信號以及CH245的片選信號來(lái)實(shí)現輸出量和輸入量的復用。同時(shí)，采用光耦用于端口光電隔離。

3．2 模擬量輸入／輸出模塊

系統A／D實(shí)現4路12位模擬量或2路12位差分信號模擬量采樣輸入，系統D／A實(shí)現2路12位模擬量輸出。該模塊A／D采用Microchip公司生產(chǎn)的12位模數轉換器MCP3204，采樣速率最高可達100 KSPS，且價(jià)格低廉；該模塊D／A采用TI公司的12位數模轉換器TLV5638，該芯片具有內部基準，建立時(shí)間為1～3．5μs，具備2通道模擬量輸出能力。只需外加信號調理電路即可。由于上述兩款芯片均為SPI接口，可直接掛接到處理器的SPI總線(xiàn)接口上，通過(guò)片選CS0和CS1來(lái)控制數據傳輸的切換。其結構圖如5所示。

圖5 模擬量I/O模塊結構圖

4 ZigBee無(wú)線(xiàn)模塊硬件

ZigBee技術(shù)是當前發(fā)展較為迅速且日趨成熟的一種無(wú)線(xiàn)通訊技術(shù)，采用國際通用免費頻段2．4 GHz，具有低功耗、低成本、低復雜度等優(yōu)點(diǎn)。ZigBee技術(shù)較易實(shí)現自動(dòng)組網(wǎng)，網(wǎng)絡(luò )容量大，可容納多達65 000個(gè)節點(diǎn)，網(wǎng)絡(luò )中的任意節點(diǎn)之間都可進(jìn)行數據通訊。網(wǎng)絡(luò )具有星狀、樹(shù)狀和網(wǎng)狀網(wǎng)絡(luò )拓撲結構。

本系統采用的是TI公司生產(chǎn)的SOC芯片CC2430，內置增強型的8051內核，接口豐富，具有8 KB SDRAM，128 KB閃存，只需加上電源電路、晶振電路、天線(xiàn)而無(wú)需其它外部擴展即可配置為FFD(全功能器件)或RFD(簡(jiǎn)化功能器件)，因而硬件設計簡(jiǎn)便，成本也相對較低，模塊采用串口與ARM系統通信。實(shí)物圖如圖6所示。

圖6 實(shí)物圖

5 系統分析測試

網(wǎng)絡(luò )化在本系統中主要體現為兩個(gè)方面，一個(gè)是采用ZigBee構成的無(wú)線(xiàn)網(wǎng)絡(luò )，用于無(wú)線(xiàn)數據采集。另一個(gè)則是Internet網(wǎng)絡(luò )，用于嵌入式系統與主控制端進(jìn)行數據交互。并且，本系統測控I／O模塊符合標準測控電壓電流規格定義，并采用ZigBee無(wú)線(xiàn)技術(shù)，可實(shí)現簡(jiǎn)單二次開(kāi)發(fā)。經(jīng)軟件測試，該系統可完成不同物理量、本地或遠程、無(wú)線(xiàn)或有線(xiàn)以及一定精度與實(shí)時(shí)性的網(wǎng)絡(luò )測量控制，具備一般通用平臺的性能。

6 結語(yǔ)

網(wǎng)絡(luò )化是測控技術(shù)發(fā)展的一個(gè)重要方向，伴隨網(wǎng)絡(luò )技術(shù)的發(fā)展，也需要一種通用的平臺統一各分散的測控點(diǎn)。本文基于上述考慮，提出了通用網(wǎng)絡(luò )測控系統設計基本思想，也闡述了較為詳盡的硬件設計方案，該系統通用性好、網(wǎng)絡(luò )設計合理、成本低，并且易于產(chǎn)品化。經(jīng)簡(jiǎn)單設置或二次開(kāi)發(fā)，該系統可應用于工業(yè)生產(chǎn)車(chē)間、智能家居，以及油田油井遙測等廣泛的行業(yè)和領(lǐng)域。